

# AN-1456 アプリケーション・ノート

#### AD5766/AD5767 でのデジタル・ディザ発生 著者: Miguel Usach

#### はじめに

AD5766/AD5767 は 16 チャンネル、12 ビット/16 ビットの denseDAC<sup>®</sup>D/A コンバータ (DAC) で、最小 -20 V から最大 +14 V までの複数の出力電圧スパンを +2.5 V の外部リファレンスか ら生成し、同時に、チャンネルあたり最大 20 mA の出力電流を 供給するように設定することが可能です。

AD5766/AD5767 は、アプリケーション・ノート AN-1446、 AD5767 でのディザ発生に示すように、インジウム・リン・マッ ハツェンダー変調器(InP MZM)の最適な DC バイアス・ポイ ントを探して変調器の直交性を維持するための、アナログ・デ ィザ機能を内蔵しています。 アナログ・ディザ入力のアナログ入力周波数あるいは振幅の仕様が、所定の変調器範囲に対するアプリケーションの条件を満たさない場合は、DAC 自体でデジタル・ディザ(任意波形)を 生成することができます。

このアプリケーション・ノートの目的は、出力信号の生成という観点からデジタル・ディザについて検討することにあります。

AD5766/AD5767のブロック図を図1に示します。



アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって 生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示 的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有 者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。

Rev. 0

アナログ・デバイセズ株式会社

©2018 Analog Devices, Inc. All rights reserved.

本	社/〒105-6891	東京都港区海岸 1-16-1 ニュー 電話 03(5402)8200	ピア竹芝サウスタワービル 10F
大	阪営業所/〒532-0003	大阪府大阪市淀川区宮原 3-5-36 電話 06(6350)6868	新大阪トラストタワー 10F
名古	室営業所/〒451-6038	愛知県名古屋市西区牛島町 6-1 電話 052(569)6300	名古屋ルーセントタワー 40F



# 目次

はじめに1	
改訂履歴2	
AD5766/AD5767 のディザの詳細3	
デジタル・ディザの発生方法	

最大限の更新レートを得る方法	3
実際的な例	4
DAC 出力への影響	5

#### 改訂履歴

2/2018—Revision 0: Initial Version

### AD5766/AD5767 のディザの詳細 <sup>デジタル・ディザの発生方法</sup>

サイン波、矩形波、三角波、その他任意の波形は、DAC レジス タを連続的に更新することによってデジタル的に生成できます。 DACを使用して生成された離散サンプルから再構成された信号に 関して少しでも高い性能を保証するには、いくつかの基本原則を 理解する必要があります。最大の更新レート、つまり 1 秒あた りの更新回数(Update Per Second: UPS)は、所定の分解能にお ける出力のセトリング能力に合わせて制限する必要があります。

第1段階は、Vourx ピンの更新に関わるステップを分析することです。

- 1. 図 2 に示すように、新しい値が入力レジスタに書き込まれ ます。
- 2. 図 3 に示すように、デジタル・ブロックがコマンドを処理 し、DAC レジスタを更新します。
- Vourx 電圧が、レジスタに書き込まれた新しいコードによって定義される電圧にセトリングし始めます(図4参照)。
- ある不定の時間(図4参照)が経過すると、出力は新しいコ ードによって定義される値を中心とする許容値の範囲内 (通常は最終コード±0.5 LSB)に落ち着きます。









ー般に、DAC がステップ1からステップ4 へ移行する時間が短いほど、多くのサンプルを生成する(1 秒あたりの更新回数を 多くする)ことができますが、これは2つのことを示唆しています。第1に、生成される出力の数が多いほど生成される出力 信号がスムーズになり、第2に、より高い周波数を生成することができます。

#### 最大限の更新レートを得る方法

デフォルトでは、生成可能な1秒あたりの最大更新回数は、新し いコードが前のセクションのすべてのステップを完了するのに要 する時間によって制限されます。このセクションでは、すべての ステップを分析し、それらのステップがセトリング時間に与える 影響について説明します。

ステップ 1 はデジタル・クロックに依存し、最大クロック・レート (50 MHz) では、最小 SYNC ハイ時間などの他の時間的制約を考えなければ、480 ns (= 20 ns × 24 ビット) という短い時間とすることができます。この場合、最大更新レートは 5  $\mu$ s に制限されます。

ステップ2、ステップ3、ステップ4に示すように、特定条件に おける出力電圧のセトリング時間は、AD5766/AD5767のデータ シートの仕様セクションに示されています。この場合(1/4 スケ ールから3/4 スケールへのコード遷移)、出力電圧のセトリン グ時間は0.5 LSBの許容差範囲で約10 μsです。

以上から、圧縮処理を行わない場合の合計更新時間は、0.5 LSB の誤差範囲で約10 µs と考えられます。

前述の更新時間は、更新時間の最適化と最短化のために使用可 能な圧縮手法を適用して、短縮することができます。

最初の手法は並列化処理に基づくもので、この場合は、Vourx 電圧がまだセトリング中に (ステップ 4) 新しいコードを転送 します (ステップ 1) 。

この手法は無損失精度として知られています。

AD5767 データシートの仕様に基づけば、セトリング時間条件 (ステップ 2、ステップ 3、およびステップ 4) は 5 V ステップ の遷移を指しています。DAC のスルー・レートが 1 V/µs の場合、 DAC はコマンドの処理に約 5 µs を要し (ステップ 2)、Vourx のセトリングにさらに約 5 µs を要します (ステップ 3 とステッ プ 4)。

なお、5 μs のセトリング時間は、1/2 スケール遷移に対する時間 です。別の電圧遷移に DAC が要する時間は、以下のように計算 できます。

1 μs × ΔV<sub>OUT</sub>x = セトリング時間

この場合、更新レートのタイミングは 5 V セットアップの場合 で 10 µs -480 ns = 9.52 µs です。

アプリケーション・ノート

## AN-1456

この無損失精度手法の原理を図 5 に示します。この手法は、サイン波、鋸波、または三角波の信号生成によく見られる小さい ステップ変化に適しています。



もう一つの圧縮手法はより積極的なもので、有効 DAC 分解能が 低下する結果となります。この方法では、1 つ前のコマンドが処 理される前に DAC を更新することを基本としています。この場 合は、図 6 に示すように更新レートを 5  $\mu$ s ~ 480 ns という高い 値 (デジタル処理コマンド時間)にすることができます。この 方法は、矩形波生成のような大きいステップの遷移に適してい ます。



しかし、この手法には3つの短所があります。出力が完全にセトリングしないこと、アンプのゲイン帯域幅(GBW)を考慮しなければならないこと、そしてデジタル/アナログ・グリッチとデジタル・フィードスルーの影響を無視できないことです。

#### 実際的な例

デジタル信号を生成するには、出力周波数、更新レート、チャ ンネル数など、いくつかの要素を考慮する必要があります。

1つのチャンネルに1kHzのサイン波信号を生成する場合、1周期 あたり 10 サンプルと仮定すると、更新レートは 10,000 UPS です。 出力信号を図7に示します。



図 7. AD5766/AD5767 を使用した 10,000 UPS の 1 kHz サイン波

20 kHz のサイン波信号を生成する場合、1 周期あたり 9 サンプ ルと仮定すると、更新レートは 180,000 UPS です。出力信号を 図 8 に示します。



図 8. AD5766/AD5767 を使用した 180,000 UPS の 20 kHz サイン波

## AN-1456

# アプリケーション・ノート

1 kHz のサイン波信号を生成する場合、1 周期あたり 25 サンプ ルで 4 チャンネルと仮定すると、更新レートは 1×25×4=100,000 UPSです。出力信号を図9に示します。



. ADS/66/ADS/67 を使用した4 テャンネ 100,000 UPS の 1 kHz サイン波

周波数と1周期あたりのサンプル数(この場合は5サンプル)に 関する性能の比較については、図10を参照してください。



200,000 UPS の 10 kHz サイン波

図9と図10では異なるチャンネル間の位相が整合されていない ので、すべてのサイン波が位相0で生成されています。各チャン ネルは順番に更新されるので、位相遅延が生じます。

#### DAC 出力への影響

デジタル信号が生成される際には、隣接するチャンネルにクロ ストークが発生します。これは、図 11 に示すように、一般に高 い方の周波数にある更新レート周波数で特に顕著です。



図 11. 隣接チャンネルのアナログ・クロストーク