

## 高速 A/D コンバータ(ADC)のテストと評価について

著者: Alex Arrants、Brad Brannon、Rob Reeder

#### 範囲

WALL OUTLET

本書では、高速 ADC を評価するためにアナログ・デバイセズの 高速コンバータ・グループで使用する特性評価と製品テストの 方法について説明します。このアプリケーション・ノートは参 考資料として利用できますが、製品データシートに代わるもの ではありません。

### 動的テストのハードウェア・セットアップ

S/N 比、SINAD、最大スプリアス、IMD は、図 1 に示すような ハードウェア・セットアップを使用してテストされます。製品 テストではテスト・ハードウェアは高集積化されていますが、 ハードウェアの原理は同じです。動的テスト用の基本セット アップには、信号発生器、バンドパス・フィルタ、テスト用治 具、低ノイズ電源、エンコード・ソース(通常は評価用ボード 上に集積されています)、データ・アクイジション・モジュー ル、データ解析ソフトウェアが含まれます。アナログ・デバイ セズではベンチ評価を支援するために、アプリケーション・ ハードウェアとソフトウェアを提供しています。



図 1. 代表的な特性テストのセットアップ

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任 を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商 標は、各社の所有に属します。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。

## 目次

範囲1		
動的テストのハードウェア・セットアップ1		
改訂履歴3		
HSC-ADC-EVALC 評価用プラットフォーム4		
背景5		
アナログ信号源6		
アナログ信号フィルタ6		
信号のエンコード・ソース7		
電源		
データ・アクイジション8		
ACテストの定義9		
FFT テスト9		
シングルトーン FFT9		
$\gamma \gamma \rightarrow \gamma \gamma$		
/ F / IT112		
ノイズ・パワー比 (NPR、dB)14		
ノイズ・パワー比(NPR、dB)14 フルパワー帯域幅(MHz)15		
ノイズ・パワー比(NPR、dB)14 フルパワー帯域幅(MHz)15 ディザ・テスト		
ノイズ・パワー比 (NPR、dB)		
ノイズ・パワー比 (NPR、dB)		

	同相モード除去比(CMRR、dB)	. 19
	アパーチャ遅延(AD、ps)	. 20
	アパーチャ・ジッタまたはアパーチャ不確定性 (ps RMS)	21
	クロストーク(dB)	21
	入力換算ノイズ(LSB RMS)	. 21
	アウトオブレンジ回復時間(CLK サイクル)	. 21
	デジタル時間領域	21
	変換誤差レート (CER)	. 24
D	C テストの定義	. 25
	ゲイン誤差(%FS)	. 25
	ゲイン・マッチング(%FS)	. 25
	オフセット誤差(%FS)	. 25
	オフセット・マッチング (mV)	. 25
	温度ドリフト (ppm)	. 25
	電圧出力ハイ/電圧出力ロー(VoH/VoL、V)	. 25
	直線性	. 25
	電源電圧変動除去比(PSRR、dB)	27
参	考資料	. 28
	その他の参考資料	. 28

## 改訂履歴

Changes to Figure 13	11		
Changes to Figure 14	13		
Changes to Figure 17	14		
Changes to Figure 19	15		
Changes to Dither Testing and Figure 20	16		
Changes to Figure 21	17		
Changes to Figure 22	18		
Changes to Common-Mode Input Range (V) Section, Common-Mode			
Rejection Ratio (CMRR, dB) Section, and Figure 23	19		
Changes to Aperture Delay (AD, ps) Section and Figure 24	20		
Changes to Input-Referred Noise (LSB RMS) Section			
Added Figure 26	21		
Changes to Pipeline Delay (CLK Cycles) Section	22		
Added Figure 27	22		
Changes to Figure 28	23		
Changes to Conversion Error Rate (CES) Section and			
Table 1	24		
Added Figure 29	24		
Changes to References Section	28		
-			

4/06—Revision 0: Initial Version

## AN-835

### HSC-ADC-EVALC 評価用プラットフォーム

高速 ADC FIFO 評価用キット (HSC\_ADC\_EVALC) は、 アナログ・デバイセズの高速 ADC 評価用ボード、 VisualAnalog<sup>®</sup>、および SPIController ソフトウェアからデ ジタル・データをブロックでキャプチャするための FPGA ベースのバッファ・メモリ・ボードを搭載してい ます。HSC-ADC-EVALC 評価用プラットフォームの詳細 については、www.analog.com/FIFO を参照してください。 FPGA ベースのバッファ・メモリ・ボードは、標準的な USB ケーブルでパソコンに接続でき、VisualAnalog およ び SPIController ソフトウェアと併用すると、高速 ADC の 性能評価を迅速に実行できます。ユーザは、個々の ADC 製品に固有の SPI レジスタの設定値の変更、特定のアナ ログ入力とサンプル・レートの FFT の表示、SNR、 SINAD、SFDR、高調波情報、更にゲインやオフセット などの時間領域情報の分析ができます。HSC-ADC-EVALC は、CMOS、LVDS、および CML 出力をサポート しています。ボードによっては、インターポーザまたは わずかに異なる FIFO の代替手段が必要になる場合があり ます。追加または別のハードウェアが必要な場合は、製 品データシートに記載いたします。HSC-ADC-EVALC、 SPIController、および VisualAnalog ソフトウェアの動作の 詳細については、www.analog.com/FIFO を参照してくだ さい。





背景



図 4. VisualAnalog: FFT と時間領域の性能プロットを表示する代表的な画面

#### アナログ信号源

通常、動的試験では、Rohde & Schwarz SMA/SMHU/SMG/SMGU、 Agilent 8644 信号発生器、Wenzel 水晶発振器または Valpey Fisher 水晶発振器を使用します。これらの信号源は、数 kHz~数 GHz の周波数に対して優れた性能(低位相ノイズ、平坦な周波数応 答、妥当な高調波性能)を提供することが実証されています。 これらの信号発生器の高調波性能は一般に ADC の固有直線性ほ どには優れていないため、ADC へのアナログ入力と信号発生器 との間にフィルタ処理を追加する必要があります。

#### アナログ信号フィルタ

デバイス・テストには、固定周波数と可変周波数の2つのバンドパス・フィルタを使用します。一般に固定周波数フィルタは 可変フィルタよりも小型であり、性能は若干優れています。可 変フィルタは、1つのフィルタを使用して広範囲の周波数でテ ストできます。K&L Microwave、TTE、Allen Avionics など、数 社のフィルタ・メーカーが ADCテスト向けに優れたフィルタを 提供しています。

ADC テストには、一般にローパス・フィルタとバンドパス・ フィルタという 2 種類のフィルタが使用されます。これらは 個々に使用したり、アプリケーションに必要な性能レベルを得 るために組み合わせて使用したりできます。

ADC に広範囲のアナログ周波数を印加する必要がある場合は、 ローパス・フィルタを推奨します。しかし、ローパス・フィル タでは信号発生器から ADC にノイズが入ってしまいます。この ノイズにより、測定される ADC の性能レベルが低下することも あります。代表的なローパス・フィルタは TTE の J97 です。通 常、ローパス・フィルタにはパス・バンドの終了とストップ・ バンドの開始を定義する遷移帯域があります。この仕様と共に、 サポートされるストップ・バンド減衰量が仕様規定されます。 J97 の場合、遷移帯域は 3dB 周波数の 1.0~1.2 倍と定義され、サ ポートされるストップ・バンド減衰量は 80dB です。3dB 周波数 の 1.2 倍を超えるエネルギーは、少なくとも 80dB 減衰します。

アナログ周波数が固定されて変更されない場合は、バンドパ ス・フィルタが使用されます。バンドパス・フィルタでは、信 号源によって生成されたワイドバンド・ノイズの多くが除去さ れるので、一般には ADC テスト用に最高の性能が提供されます。 TTE の Q70T シリーズなどのフィルタには、中心周波数のパー センテージで定義される帯域幅があります。この帯域幅が狭い ほど、フィルタを通過するノイズが減少します。しかし、アナ ログ周波数は更に制限され、大きな挿入損失があります。中心 周波数を選択すると、帯域幅を決定できます。理想的には 5~ 6%の帯域幅を選択してください。ただし、優れたノイズ性能は アナログ周波数の柔軟性とトレードオフの関係にあることを念 頭に置いてください。ローパス・フィルタの場合と同様、バン ドパス・フィルタには 3dB 周波数(中心周波数の上下)とサ ポートされるストップ・バンド性能の周波数との間の形状を定 義する遷移帯域があります。TTE の Q70T では、ストップ・バ ンド減衰量は60dBです。



AN-835

図 6.TTE Q70T の代表的なバンドパス性能

前述のように、バンドパス・フィルタのストップ・バンド減衰 量が 60dB しかない場合があります。この場合、ストップ・バン ドの領域に入る信号は60dB除去されます。例えば、基本波より も25dB下の高調波を持つ信号源の場合、高調波の実効的なレベ ルは Q70T フィルタの後では-85dBc となります。多くの高性能 ADC では、これでは不十分です。-100dBc 以上の性能が必要な 場合は、バンドパス・フィルタとローパス・フィルタをカス ケード接続するのが一般的です。バンドパス・フィルタの後に 接続するローパス・フィルタを選択する際は、バンドパス・ フィルタを通過する高調波がローパス・フィルタのストップ・ バンド性能によって最も適切にフィルタリングされるように ローパス周波数を選択します。J97 ローパス・フィルタでは、ス トップ・バンド減衰量には 3dB 周波数の 1.2 倍で到達します。 バンドパス・フィルタの2次高調波がローパス 3dB 周波数の 1.4 倍に設定されている場合、バンドパス・フィルタを通過するす べての高調波がフィルタリングされ、ローパス・フィルタの追 加の挿入損失は必要なパス・バンドのレベルを大幅に減らさな いことが確実に実現されます。この場合、ローパス周波数はバ ンドパス周波数の1.4倍となり、カスケード接続された減衰量は 理論上約 140dB となります。実際はカップリング効果や放射効 果があるためこの値を実現することは困難ですが、これは有用 な技術であり、-100dBc をはるかに超える高調波減衰量を達成 できます。

## AN-835

0.5dB~3dBの減衰器は、直列のバンドパスとローパスの間に配置できることにも注目してください。これにより、公称 50Ω に 仕様規定されている 2 つのフィルタ間の整合性の向上にも役立 ちます。

フィルタを指定する際は、飽和を防止するために大きなコアを 使用したフィルタを推奨します。一般にフィルタは約+15dBm の入力パワーに対して設計されます。しかし多くの場合、ADC の駆動条件はこの値をはるかに上回るため、コアの飽和と歪み を引き起こします。大きなコアを指定すると、コア飽和による スプリアス歪みが減少します。最後に、フィルタ・コネクタも 指定できます。アダプタを使用すればコネクタ・タイプ間の変 換は可能ですが、それに伴うミスマッチがコンバータ性能に微 妙な影響を与えることがあります。これは8ビットや10ビット のコンバータでは問題になりませんが、12、14、16ビットのコ ンバータでは非常に目立ちます。

### 信号のエンコード・ソース

高性能のコンバータを実現するには、一般にストック信号発生 器ではエンコード・ソースとして不十分です。なぜなら、近接 位相ノイズとワイドバンド位相ノイズがあるためです。エン コード・ソースには、一般に固定周波数発振器が使用されます。 Wenzel および Techtrol Cyclonetics (TCI)製の高性能水晶発振器 を使用できます。WenzelのSprinterおよびUltra Low Noiseシリー ズは、最適な位相ノイズ性能を実現できます。高品質エンコー ド・ソースのもう1つの供給元は Valpey Fisher で、差動 PECL や VCXO など、いくつかのオプションを提供します。要求がそ れほど厳しくないアプリケーションでは、さまざまなメーカー から提供される標準的な CMOS クロック・モジュールを使用で きます。クロックを外部リファレンスと同期させる必要がある エンド・アプリケーションでは、AD9516-0のような製品にある、 PLL ループの VCXO を使用できます。



図 7. 代表的な低価格 CMOS クロック発振器

ADCの設計ごとに、適切なクロック発振器を使用することが非 常に重要です。適切なクロックの選択方法は、アナログ・デバ イセズのアプリケーション・ノートAN-501とAN-756、および アナログ・ダイアログ:A/Dコンバータのクロックの最適化 試 験工学的な観点に記載しており、www.analog.comで参照できま す。これらのアプリケーション・ノートでは、アパーチャ・ ジッタの測定方法、および必要な位相ノイズ/ジッタ仕様を満 たすクロックの指定方法について説明しています。クロック源 の指定が適切でないと、図8と図9に示すようにS/N比性能が低 下します。参考として、代表的なWenzelクロック発振器のア パーチャ・ジッタは約0.07psであるのに対して、CMOSクロック 発振器のアパーチャ・ジッタは約0.3ps以上です。







図 9. -1.0dBFS で 130MHz のアナログ IF を持つ AD9445 (CMOS クロックを使用、S/N 比 = 71.2dBFS)

必要なジッタ性能を持つクロック源を使用できない場合は、高 周波クロックを低いレートに分割することができます。こうす ると、10 log(x)のレートでジッタを減らす効果があります。こ こで、x は分周比です。しかしこの方法では、ゲート自身の ジッタによる制限があります。アプリケーション・ノート AN-501 には、さまざまなロジック・ファミリーに対応するクロッ ク・ジッタの目安が掲載されています(www.analog.com 参照)。

カスタム・クロッキングが要求される場合、一般に PLL が必要 となります。PLL では、VCO または VCXO を使用して ADC と 外部クロック・リファレンスの同期をとることができます。し かし、簡単な PLL を使用して複数のデバイスをクロッキングす ることは困難です。このようなクロッキングを可能にするには、 デバイス間に遅延を追加する必要があります。図 10 に示すよう にクロックのクリーンアップと分配には、AD9516-0 などのデバ イスが最適です。AD9516-0 の相加性ジッタは約 0.22ps であり、 このデバイスは ADC、DAC、およびさまざまなロジック・デバ イスの駆動用に最適化されています。



#### 電源

ADC の電源は非常に重要です。従って、クリーンで静かな電源 供給をすることが重要です。大半の ADC はこれらの入力バイア ス・ピン上の過剰なノイズを変調する可能性があるためです。 これらのピン上のある量のノイズに対して ADC がどのように動 作するかを完全に理解するには、すべての電源の電源電圧変動 除去比を、対象となる周波数帯域にわたって測定し、理解する 必要があります。スイッチング・レギュレータは多くのアプリ ケーションに適しており、その例として、ADP5020、ADP2108、 ADP2114 などが挙げられます。しかし、リニア・レギュレータの方 が、多くの場合より静かで、より高性能なソリューションになります。 ADP3338/ADP3339(図 11 参照)や ADP1706/ADP1707/ADP1708 (図 12 参照) シリーズなどのデバイスは、非常に低いノイズと 安定したソースを可能にし、ほとんどの ADC アプリケーション に適しています。更に、それらは様々な電圧で利用可能で、最 大 1A を供給できます。 高速 ADC 用電源の設計の詳細については、www.analog.com の 回路ノート CN0135 と CN0137 を参照してください。



図 11. ADP3338/ADP3339 の代表的なアプリケーション



図 12. ADP1706/ADP1707/ADP1708 の代表的なアプリケーション

### データ・アクイジション

データのアクイジションと処理は、高速キャッシュ・メモリに よって行われます。データは、使用するテスト方法に応じて、 ADC のフルスピードで収集したり、デシメーションしたりでき ます。ベンチ・テストでは、HSC-ADC-EVALC 評価用プラット フォーム(デシメーションは不要)を VisualAnalog ソフトウェ アと併用します(詳細については、HSC-ADC-EVALC 評価用プ ラットフォームのセクションを参照)。一般には 16k、32k、 64kの FFT が実行されますが、ベンチ FFT は 4M までのサンプ ルが可能となっています。アナログ入力ソースがクロックと同 期していない(ノンコヒーレント・サンプリング)場合、一般 にハニングまたはブラックマン・ハリス窓関数が使用されます。 詳細については、「On the Use of Windows for Harmonic Analysis with the Discrete Fourier Transform」(Fredric J. Harris, Proceedings on the IEEE. Vol. 66, No. 1, January 1978)を参照してください。

## AC テストの定義

一般に、AC または動的テストは、フルスケール(dBFS)より 0.1dB、0.5dB、1dB下の信号パワーを持つ定格周波数でのアナ ログ信号によって行われます。異なる振幅が使用される場合は、 データシートのテスト条件で定義されます。これらのテストで は、一般にエンコード・レートは最大定格値またはその近くに 設定されます。電源条件や温度条件などの他のテスト条件につ いては、データシートを参照してください。

### FFT テスト

実際のテスト条件に応じて、コヒーレントとノンコヒーレント の両方の FFT テストを用いることができます。コヒーレント・ テストを行う場合は、キャプチャされたデータ・サンプルがレ コード長に含まれるコンバータ・コードをできるだけ多く使用 するようなアナログ周波数が選択されます。そのためには、ア ナログ周波数とエンコード・レートの間の最も重要な関係を使 用します。

例えば、コヒーレント・サンプリングを使用し、65MSPS の仕 様規定されたサンプル・レートで10MHzのアナログ入力が必要 とされる場合、算出されるコヒーレント・アナログ入力周波数 は10.0015258789063MHz、つまりちょうど2521サイクルになり ます。これは次の式で計算できます。

 $Cycles = \frac{f_{DESIRED\_FREQUENCY}}{\frac{Sample\_Rate}{FFT\_Samples}}$ 

サイクル数は最も近い整数に丸めます。可能ならば最も近い素数を選択して、コンバータの最大の量子化レベル数を使用できるようにします。サイクル数が選択されると、目的のアナログ入力周波数を使用して前の式を解くことができます。

一般に FFT テストの結果はデシベルで表します。単位は dBc (キャリアを基準として目的の信号を表す場合)または dBFS (コンバータのフルスケールを基準として目的の信号を表す場 合)で、いずれもフルスケールに対するキャリアのレベルを加 算/減算することによってもう一方の単位に変換できます。
FFT テストの詳細については、「The FFT: Fundamentals and Concepts」(Tektronix, Inc., 070-1754-00, Production Group 45, first printing December 1975)を参照してください。

### シングルトーン FFT

#### S/N 比(SNR、dB)

S/N比(SNR)は、信号振幅の実効値と全スペクトル成分(6次 までの高調波と DC を除く)の実効値総和との比です。入力レ ベルが減少するにつれて、一般に S/N 比もデシベル単位で直線 的に減少します。

#### フルスケールを基準にした S/N 比 (SNRFS、dBFS)

フルスケールを基準にした S/N 比(SNRFS)は、実効値フルス ケールと全スペクトル成分(6次までの高調波とDCを除く)の 実効値総和との比です。SNRFSはフルスケールを基準にしたデ シベルで表します(dBFS)。S/N 比とSNRFSの差異は、基本波 の振幅とフルスケールの差異です。

#### 信号/ノイズ + 歪み (SINAD、dB)

信号/ノイズ + 歪み (SINAD) は、信号振幅の実効値と全スペ クトル成分 (DC を除く高調波)の実効値総和との比です。S/N 比と SINAD の差異は、6 次までの高調波に含まれるエネルギー です。

#### ユーザ定義の S/N 比(UDSNR、dB)

UDSNRは、ユーザが定義可能な周波数範囲にわたってノイズの 積分限界を設定する能力を指す用語です。FFT 解析の詳細につ いては、www.analog.com にあるアプリケーション・ノート AN-905: VisualAnalog<sup>™</sup>コンバータ評価用ツール Ver 1.0 ユーザ・マ ニュアルを参照してください。信号振幅の実効値とユーザが設 定した指定帯域内の全スペクトル成分(6次までの高調波と DC を除く)の実効値総和との比です。UDSNR はデシベルで表しま す。

#### ノイズ指数(NF、dB)

ノイズ指数(NF)は、デバイスの出力におけるノイズ・パワーとデバイスの入力におけるノイズ・パワーとの比です。ここで、入力ノ イズ温度はリファレンス温度(298K)と同じです。ノイズ指数はデ シベルで表します。

ADC のノイズ指数は、1 つの構成に対して計算できます。入力範囲、 終端、サンプル・レートが固定であると想定すると、ADC の NF は 次式で計算できます。

Noise Figure = 
$$10 \times \log \left( \frac{V^2 rms / Z_{IN}}{0.001} \right) - SNRFS -$$

$$10 \times \log \left(\frac{Encode\ Frequency}{2}\right) - 10 \times \log \left(\frac{k \times T \times B}{0.001}\right)$$

ここで、

*Vrms* = 実効値フルスケール入力電圧  $Z_{IN}$  = ADC の入力インピーダンスまたは入力ネットワークおよび ADC の入力インピーダンス *SNRFS* = フルスケール ADC の S/N 比 *Encode Frequency* = ADC のクロック・レート k =ボルツマン定数 = 1.38 × 10<sup>-23</sup> T =ケルビン温度 = 298 K. B =対象の帯域幅 (Hz)

#### ノイズ・フロア(dBFS)

ノイズ・フロアは、VisualAnalog ソフトウェアで使用する用語 です (www.analog.com にあるアプリケーション・ノート AN-905: VisualAnalog<sup>TM</sup> コンバータ評価用ツール Ver 1.0 ユーザ・マ ニュアルを参照)。ノイズ・フロアは、次式で計算できます。

Noise Floor = 
$$SNRFS - 10 \log\left(\frac{FFT Bins}{2}\right)$$

これは各 FFT ビンにおける平均ノイズを示します。FFT のサイ ズが2倍になった場合、この数値は3dB減少します。ノイズ・ フロアでは絶対的な計測値を得ることはできず、特定のセット アップに対するノイズの位置を相対的に示します。

#### 有効ビット数(ENOB、ビット)

有効ビット数(ENOB)は、ビットで表す ADC の測定性能です。 有効ビット数を最も正確に測定するには、サイン波の曲線近似 法を使用します。ENOB を計算する最も一般的な方法では、コ ンバータのフルスケールでの SINAD に基づいて、次式を使用し ます。

$$ENOB = \frac{SINAD - 1.76}{6.02}$$

#### スプリアスフリー・ダイナミック・レンジ(SFDR、 dBc)

スプリアスフリー・ダイナミック・レンジ(SFDR)は、信号の 実効値と最も厳しい結果をもたらすアナログ入力ピーク・スプ リアス・スペクトル成分の実効値との比です。ほとんどの場合、 SFDRはADCに印加される入力信号の高調波です。

#### 高調波歪み (dBc または dBFS)

高調波は、駆動されるアナログ入力周波数の整数倍のスペクト ル成分です。例えば、2 次高調波の周波数はアナログ入力周波 数の 2 倍です。大部分の ADC には、1 つまたは複数の高調波に 対する仕様があります。一般に 2 次と 3 次の高調波が選ばれる 理由は、すべての高調波のうち最も悪影響を与える性能を持つ ためです。

高調波歪みは、順序を問わず、信号振幅の実効値と指定された 高調波成分の実効値との比であり、dBcまたは dBFS で表します。

ADC は非直線性デバイスであるため、出力にはスペクトル成分 が豊富に含まれています。最大のスプリアス・エネルギーは、 最初の2つの高調波(2HDと3HD)とは直接関係していない場 合があり、他の最大スプリアス(WoSpur)によって測定されま す。WoSpurは、信号振幅の実効値と最大スプリアス成分(最初 の6つの関連する高調波成分を除く)の実効値との比であり、 dBcで表します。

#### 全高調波歪み(THD、dBc)

全高調波歪み(THD)は、信号エネルギーの実効値と 6 次までの高調波の実効値総和との比です。

#### 高調波イメージ(dBc)

高調波イメージの測定結果は、インターリーブされた ADC を解 析する場合のみ有効です。この仕様は大部分の ADC には適用さ れません。高調波イメージは、信号振幅の実効値と 2 つの ADC のクロッキング位相差から生じる非高調波成分の実効値との比 であり、dBc で表します。



<sup>1</sup>OPTIONAL TO IMPROVE PERFORMANCE.

NOTES

NOTES 1. AIN LEVELS SHOULD BE ADJUSTED FOR THE FREQUENCY AND LEVEL SPECIFIED. 2. ENCODE SETTING SHOULD BE ADJUSTED TO THE SPECIFIED RATE. 3. UNLESS ONBOARD REGULATORS ARE USED, SUPPLIES SHOULD BE AT NOMINAL. 4. TEMPERATURE SHOULD BE AT AMBIENT, UNLESS OTHERWISE NOTED. 5. USE THE APPROPRIATE CONFIGURATION FILE FOR VisualAnalog.

05941-012

図 13. シングルトーン・テストのセットアップ

#### ツートーン FFT

複数のトーンが非直線性を持つコンバータを通過すると、相互 変調歪み積(IMD)が生じます。ADC でのツートーン・テスト は、このような非直線性を特定する手段です。アナログ・スペ クトルにおいては歪み積の多くが比較的高いため、周波数のエ イリアスが生じる場合があります。歪み成分の識別に際しては、 このことを忘れないでください。

#### F1 + F2 (dBc)

これは周波数に現れる2次歪み成分を表し、2つの入力周波数を 合計したものです。この値は、その実効値と2つの入力トーン の一方の実効値との比であり、dBcで表します。

#### F2 - F1 (dBc)

これは周波数に現れる2次歪み成分を表し、2つの入力周波数の 差をとったものです。この値は、その実効値と2つの入力トーンの一方の実効値との比であり、dBcで表します。

#### 2次入力インターセプト・ポイント(IIP2、dBm)

2 次入力インターセプト・ポイント(IIP2)は、コンバータのフ ルスケール入力信号パワーから IMD の 2 次成分を引いた値であ り、dBm で表します。

#### 2F1 ± F2 および 2F2 ± F1 (dBc)

これらはコンバータの3次歪み成分を表します。それぞれの値は、その実効値と2つの入力トーンの一方の実効値との比であり、dBcで表します。ピーク・スプリアス成分は、IMD成分とみなされます。

#### 3次入力インターセプト・ポイント(IIP3、dBm)

3 次入力インターセプト・ポイント(IIP3)は、コンバータのフ ルスケール入力信号パワーから 3 次 IMD 成分の 1/2 を引いた値 であり、dBm で表します。

#### その他の最大スプリアス(WoSpur、dBc)

その他の最大スプリアス(WoSpur)は、2次または3次の歪み 成分には関係なく、2つのアナログ入力信号の混合によって生 じる最悪のスプリアスです。この値は、その実効値と2つの入 カトーンの一方の実効値との比であり、dBcで表します。

#### ツートーン SFDR(dBc)

スプリアスフリー・ダイナミック・レンジ(SFDR)は、信号の 実効値と最も厳しい結果をもたらすアナログ入力ピーク・スプ リアス・スペクトル成分の実効値との比です。ほとんどの場合、 SFDRはADCに印加される入力信号の高調波です。



<sup>1</sup>OPTIONAL TO IMPROVE PERFORMANCE.

NOTES 1. AIN LEVELS SHOULD BE ADJUSTED FOR THE FREQUENCY AND LEVEL SPECIFIED.

AIN LEVELS SHOULD BE ADJUSTED FOR THE FREQUENCY AND LEVEL SPECIFIED.
 ENCODE SETTING SHOULD BE ADJUSTED TO THE SPECIFIED RATE.
 UNLESS ONBOARD REGULATORS ARE USED, SUPPLIES SHOULD BE AT NOMINAL.
 TEMPERATURE SHOULD BE AT AMBIENT, UNLESS OTHERWISE NOTED.
 USE THE APPROPRIATE CONFIGURATION FILE FOR VisualAnalog.

図 14. ツートーン・テストのセットアップ

## AN-835

### ノイズ・パワー比(NPR、dB)

ノイズ・パワー比(NPR)は、フル負荷のガウス・ノイズ源に よるコンバータ性能の評価に使用される動的テストです。ノイ ズ・レベルの調整は、ナイキスト限定されたノイズ源によりク リッピング点のすぐ下の負荷がコンバータに加えられるように 行われます。次に、ディープ・ノッチ・フィルタでナロー・バ ンドのノイズを除去します。ノッチ内のノイズ密度とノッチな



図 15. 代表的な NPR 曲線

しでのノイズ密度との比率を調べるため、FFT 技術を使用して ノッチ内のノイズが測定されます。結果はデシベルで表します。 図 15 に示すように、NPR はクリッピングの直前に最適化されま す。クリッピングが開始されると、NPR は入力信号の増大につ れて急速に減少します。入力信号が減少した場合、ノイズ・パ ワーが1デシベル減少するたびにNPRは約1dB減少します。



図 16.12 ビット・コンバータに対する代表的な NPR 応答

05941-016



図 17. NPR テストのセットアップ

プリケーション・ノート T

#### フルパワー帯域幅(MHz)

アナログ入力帯域幅は、FFT 解析によって決定される基本周波 数のスペクトル・パワーが 3dB 減少するアナログ入力周波数で す。このテストでは SFDR または S/N 比性能の特定の値は得ら れません。



- 2. ENCODE SETTING SHOULD BE ADJUSTED TO THE SPECIFIED RATE. 3. UNLESS ONBOARD REGULATORS ARE USED, SUPPLIES SHOULD BE AT NOMINAL.
- 4. TEMPERATURE SHOULD BE AT AMBIENT, UNLESS OTHERWISE NOTED. 5. USE THE APPROPRIATE CONFIGURATION FILE FOR VisualAnalog. 6. BOONTON PROBES SHOULD USE UNTERMINATED ADAPTERS.



**AN-835** 

05941-018

## AN-835

#### ディザ・テスト

ADC のアナログ入力に意図的なノイズを印加すると、伝達関数 のディザリングが発生して、静的な非直線性によるスプリアス が減ります。ディザはスルーレート制限による歪みの低減には ほとんど貢献しませんが、ADC 性能を妨げる局所誤差を減らす ためには非常に効果的です。

ディザには帯域外とワイドバンドの2種類があります。図20の セットアップに示すように、帯域外ディザは帯域外に置かれた 帯域制限ノイズであり、コンバータ性能をスペクトル的に混乱 させることはありません。この技術は通信システムでよく使用 されます。通信システムでは、目的の信号を選択して他の信号

をすべてカットするためにデジタル・フィルタを使用します。 ワイドバンド・ディザは、通常は高性能テスト機器で使用され ます。この構成では、入力にワイドバンド・アナログ・ノイズ が加算され、それに対応するデジタル値が出力から減算されま す。これらの技術によって、コンバータのスプリアス性能が大 幅に向上するという効果が得られます。詳細については、当社 の Web サイト (www.analog.com) にてアプリケーション・ノー トAN-410を参照してください。

ディザを使用すると、アプリケーションにもよりますが、一般 にスプリアス性能は15dB以上改善します。多くのデータシート には、比較のためにディザ性能のグラフが含まれています。

-019

05941



NOTES

1. AIN LEVELS SHOULD BE ADJUSTED FOR THE FREQUENCY AND LEVEL SPECIFIED.

2. ENCODE SETTING SHOULD BE ADJUSTED TO THE SPECIFIED RATE.

3. UNLESS ONBOARD REGULATORS ARE USED, SUPPLIES SHOULD BE AT NOMINAL. 4. TEMPERATURE SHOULD BE AT AMBIENT, UNLESS OTHERWISE NOTED. 5. USE THE APPROPRIATE CONFIGURATION FILE FOR VisualAnalog. ADJUST DC BINS TO EXCLUDE DITHER.

6. USE AN ADC-FIFO BOARD WITH AT LEAST 64K. 7. ADJUST NOISE/COM DITHER LEVEL FOR MAXIMUM SFDR PERFORMANCE.

図 20. ディザ・テストのセットアップ

### アナログ入力

#### アナログ入力インピーダンス

アナログ入力インピーダンスは、複素入力電圧をアナログ入力 用の複素入力電流で割った比率です。一般にアナログ入力イン ピーダンスはネットワーク・アナライザにより測定され、スミ ス・チャートに表示されます。

場合によっては、複素入力は、抵抗、容量、誘導の各項に分解 して表すこともできます。

#### 電圧定在波比 (VSWR)

VSWR は、ADC の入力から反射により戻されるパワー量の値で す。これは ADC の入力ポートへのエネルギー転送の効率を示し ます。

デバイスからの反射により戻されるパワー量は、次式に基づい て入力インピーダンスから計算できます。

$$\rho = \frac{Z_{IN} - Z_0}{Z_{IN} + Z_0}$$

ここで、

ρはデバイスからの反射により戻されるパワー量。 ZINは、ADCの複素入力インピーダンス。 Zoは、ネットワークで必要とされるインピーダンス。

反射係数から、次の式を使用して VSWR を計算できます。

20

$$VSWR = \frac{1+\rho}{1-\rho}$$



NOTES

1. ENCODE SETTING SHOULD BE ADJUSTED TO THE SPECIFIED RATE. 2. UNLESS ONBOARD REGULATORS ARE USED, SUPPLIES SHOULD BE AT NOMINAL.

 TEMPERATURE SHOULD BE AT AMBIENT, UNLESS OTHERWISE NOTED.
 USE THE APPROPRIATE CONFIGURATION FILE FOR VisualAnalog.
 CALIBRATE NETWORK ANALYZER (3.5mm CALIBRATION KIT, PART NO. 85033C OR EQUIVALENT. 0594

図 21. アナログ入力インピーダンスと VSWR テストのセットアップ

## **AN-835**

05941-021

### アナログ入力フルスケール・レンジ(Vp-p)

アナログ入力フルスケール・レンジは、有効なフルスケール応 答を生成するためにコンバータのアナログ入力に印加できる ピーク to ピーク電圧(シングルエンドまたは差動)の範囲です。



NOTES

- 1. AIN LEVELS SHOULD BE ADJUSTED FOR -1dB AT 10MHz.
- 2. ENCODE SETTING SHOULD BE ADJUSTED TO THE SPECIFIED RATE. 3. UNLESS ONBOARD REGULATORS ARE USED, SUPPLIES SHOULD BE AT NOMINAL.
- 4. TEMPERATURE SHOULD BE AT AMBIENT, UNLESS OTHERWISE NOTED. 5. USE THE APPROPRIATE CONFIGURATION FILE FOR VisualAnalog.
- 6. BOONTON PROBES SHOULD USE UNTERMINATED ADAPTERS.
  - 図 22. アナログ入力フルスケール・レンジ・テストのセットアップ

#### コモンモード入力範囲(V)

コモンモード入力範囲は、コンバータが通常の信号範囲内で動 作する ADC の両方のアナログ入力ピンに印加または供給される 直流オフセット範囲です。通常、バッファなしのコンバータを 適切に動作させるには、直流コモンモード・バイアスを供給す る必要があります。このバイアスは通常、AVDD/2 であり、外 部分圧器、または上記コンバータが提供する VCM/CML ピンで 設定できます。バッファありのコンバータには内部バッファが あり、通常、このバイアスの提供に必要な他のハードウェアを 用いずに、アナログ入力ピンに直接、コモンモード(AVDD/2+ 0.7V)を提供します。

どのコンバータにも、動作して優れた性能を発揮できる最適な 範囲があります。この範囲は限定的な場合と広い場合があるた め、念のためコンバータのデータシートを参照してください。

#### 同相モード除去比(CMRR、dB)

同相モード除去比(CMRR)は、共通の信号が印加されたとき の差動アナログ入力での除去量として定義されます。一般に CMRR はデシベルで表され、次式に示すように計算できます。

$$CMRR = 20 \log \left( \frac{A_{DIFFERENTIAL}}{A_{COMMON \ MODE}} \right)$$

2 つのアナログ入力を結合し、必要に応じてアナログ入力にコ モンモード・バイアスをかけ、コンバータのフルスケール付近 に入力信号を注入します。CMRR を計算するには、FFT ディス プレイに基本スパー・レベル (dB) を記録して ACOMMON MODE 数 を収集します。ADIFFERENTIAL 数を収集するには、コンバータの入 力に印加されたアナログ入力レベルをdBで記録します。次に、 この測定を、いくつかの周波数または対象の帯域にわたって繰 り返します。



<sup>1</sup>OPTIONAL TO IMPROVE PERFORMANCE.

NOTES

1. AIN LEVELS SHOULD BE ADJUSTED FOR THE FREQUENCY AND LEVEL SPECIFIED. 2. ENCODE SETTING SHOULD BE ADJUSTED TO THE SPECIFIED RATE.

- 3. UNLESS ONBOARD REGULATORS ARE USED. SUPPLIES SHOULD BE AT NOMINAL. 4. TEMPERATURE SHOULD BE AT AMBIENT, UNLESS OTHERWISE NOTED.
- 5. USE THE APPROPRIATE CONFIGURATION FILE FOR VisualAnalog.
- 6. RESISTIVE DIVIDER MAY NOT BE NECESSARY FOR SOME ADCs.

022 05941

図 23. CMRR テストのセットアップ

#### アパーチャ遅延(AD、ps)

アパーチャ遅延 (AD) は、アナログ・パスとエンコード・パス との間の遅延の差を表します。これを測定するには、サンプ ル・クロックの立上がりエッジの 50%ポイントから、入力信号 が実際にサンプリングされるまでの時間を観測します。

ADを測定するには、次のテスト構成を使用します。

- アナログ入力をフィルタ済みアナログ信号源に接続しま 1. す。
- VisualAnalog ADC Analyzer などのソフトウェアを使用し 2. て、シングルトーン FFT がフルスケール信号 (0dBFS) に なるまで入力を調整します。
- アナログ入力を切断し、ショート・バーを使用してアナロ 3. グ入力をグラウンドに短絡します。
- 連続平均時間領域プロットを使用して、デバイスのオフ 4. セットを測定します。

5. アナログ入力からショート・バーを取りはずし、図 24 に 示すようにアナログ入力を再接続します。

AN-835

6. 新しいオフセット値を記録し、それを用いて次の式を解き ます。

$$t_{AD} = \sin^{-1} \left( \frac{\left( Code_{AVERAGE} - Offset \right) / (2^{N} / 2)}{2\pi \times Frequency} \right)$$

ここで、

CodeAVERAGEは、アナログ入力からショート・バーを取りは ずしてアナログ入力を再接続した後で得られる新しいオフ セット値(ステップ5を参照)。

Offset は、連続平均時間領域プロットを使用して測定され たデバイスのオフセット(ステップ4を参照)。 2<sup>N</sup>/2は、ADCのミッドスケール。



NOTES

1. ENCODE SETTING SHOULD BE ADJUSTED TO THE SPECIFIED RATE.

2. UNLESS ONBOARD REGULATORS ARE USED, SUPPLIES SHOULD BE AT NOMINAL. 3. TEMPERATURE SHOULD BE AT AMBIENT, UNLESS OTHERWISE NOTED.

4. USE THE APPROPRIATE CONFIGURATION FILE FOR VisualAnalog.

図 24.アパーチャ遅延テストのセットアップ

05941

### アパーチャ・ジッタまたはアパーチャ不確定 性(ps RMS)

アパーチャ・ジッタは、アパーチャ遅延におけるサンプル 間変動であり、ADC入力での周波数依存ノイズとして現れ ることがあります。アパーチャ・ジッタの測定の詳細につ いてはアプリケーション・ノート AN-501 を、アパー チャ・ジッタを位相ノイズに変換する方法の詳細について は当社の Web サイト (www.analog.com) にてアプリケー ション・ノート AN-756 を参照してください。



### クロストーク(dB)

クロストークは、マルチチャンネル ADC のクワイエット・ チャンネルに混入するフィードスルーの値と定義されます。 クロストークは 2 つの条件下で 3 つの方法により測定され ます。

### 条件 1

信号がフルスケール近くに駆動された場合、クロストーク は次のいずれかの方法により測定されます。

- -0.5dBFSで互いに2MHz以上離れた異なるミッドベース バンド周波数を使用して、2つのチャンネルを駆動しま す。オープン・チャンネル(非駆動)上の同じ基本周波 数を記録します。これをすべてのチャンネルの組合わせ について繰り返します。
- -0.5dBFSで1つのミッドベースバンド周波数を使用して、任意のN-1チャンネルを駆動します。オープン・チャンネル(非駆動)上の同じ基本周波数を記録します。これをすべてのチャンネルについて組合わせで繰り返します。

#### 条件 2

信号がフルスケールを 3dB 超えて駆動された場合(オー バードライブ条件)、クロストークは次のように測定でき ます。

条件1で説明したいずれかの方法を使用しますが、ミッドベースバンド周波数の振幅は、フルスケールより3dB上に設定します。

すべての結果は、クワイエット・チャンネル上の不要信号のエ ネルギーと駆動チャンネル上のエネルギーとの比として、デシ ベルで表します。

### 入力換算ノイズ(LSB RMS)

これは、図26に示すように、ADCによって生じる広帯域ノイズの尺度です。入力が接地されている間に、出力コードのヒスト グラムが作成されます。入力換算ノイズはヒストグラムの標準 偏差を使用して計算され、LSB msで表します。

この測定を互いに関係付けるには、SNRFS 測定を使用し、次式 によりデシベルをボルトに変換します。

$$Noise_{INPUT} = \frac{V p - p}{2 \times \sqrt{2} \times 10^{SNR/20}}$$

ここで、

*Vp-p*は ADC のフルスケール入力範囲、 SNR は小さな入力信号によって駆動された場合のフルスケール の S/N 比性能です。



図 26. 入力換算ノイズのヒストグラム

### アウトオブレンジ回復時間(CLK サイクル)

アウトオブレンジ回復時間とは、過渡入力が正側フルスケール の10%上から負側フルスケールの10%上まで変化した後、また は負側フルスケールの10%下から正側フルスケールの10%下ま で変化した後で、ADC が定格精度まで回復するために必要な時 間です。

### デジタル時間領域

#### 最小変換レート (MSPS)

最小変換レートは、仕様規定された最低のアナログ信号周波数の S/N 比が、サポートされる限界から 3dB を超えない範囲で低下するときのクロック・レートです。

#### 最大変換レート (MSPS)

最大変換レートは、パラメータ・テストが実行されるクロッ ク・レートです。これより高い動作レートも可能ですが、保証 はされていません。

## AN-835

#### パイプライン遅延(CLK サイクル)

パイプライン遅延は、コンバータを通じての遅延であり、 エンコード・サイクルの関数となります。スループットを 最大にするため、多くの高速コンバータではパイプライン 処理を活用します。その結果、対応するデータは、信号が サンプリングされてから数クロック・サイクル経過しない と出力されません。この遅延がパイプライン遅延であり、 データ・コンバータに応じてクロック・サイクルの全体ま たは一部として表わすことができます。

一般的な評価用ボードのセットアップについては、図 27 を参照 してください。オシロスコープの1つのチャンネルを用いて、 アナログ入力をキャプチャします。もう1つのチャンネルを用 いて、MSB データ・ビットをキャプチャします。このチャンネ ルにトリガを設定して、立上がりエッジでキャプチャします。 遅延量を測定するには垂直カーソルを用います。パイプライン 遅延は、アナログ入力の立上がりエッジのゼロ交差と 50%の MSB データ・ビットの立上がりエッジとの間の時間差として定 義されます。求めた時間差を 1/サンプル周波数で割って、パイ プライン遅延を求めます。



1. AIN SHOULD BE SET TO A LOW FREQUENCY FULL-SCALE SIGNAL. 2. ENCODE SETTING SHOULD BE ADJUSTED TO THE SPECIFIED RATE.

3. UNLESS ONBOARD REGULATORS ARE USED, SUPPLIES SHOULD BE AT NOMINAL. 4. TEMPERATURE SHOULD BE AT AMBIENT, UNLESS OTHERWISE NOTED.

5. USE THE APPROPRIATE REVS ON EVALUATION BOARD AND PARTS AS NOTED.

6. ALL OSCILLOSCOPE PROBES SHOULD BE SOLDERED DOWN AND GROUNDED. 7. TEKTRONIX PROBES M/N: P6243 OR BETTER SHOULD BE USED. <1pF WITH 1GHz BW.

032 05941

図 27. パイプライン遅延テストのセットアップ

## AN-835

#### 伝搬遅延(ns)

伝搬遅延は、クロック・ロジックのスレッショルド(または差 動クロック入力の 50%ポイント) から全ビットが有効ロジッ ク・レベルになるまでの遅延です。

#### エンコード・パルス幅またはエンコード・デューティ サイクル

エンコード・パルス幅ハイは、エンコード信号がロジック・ハ イ状態になり、仕様性能を達成できるようになるための最小時 間です。エンコード・パルス幅ローは、エンコード信号がロ ジック・ロー状態になり、仕様性能を達成できるようになるた めの最小時間です。従来の ADC では、エンコード信号がロジッ ク・ハイ状態にあると、回路はサンプル・モードにあります。

ハイ状態の保持時間が短すぎると、サンプル・プロセスは正し く完了できません。また、ロー状態の保持時間が短すぎても、 回路はサンプリングされる信号を正しく取得できません。取得 時間とサンプル時間のバランスがうまく取れると、最適な動作 が達成されます。

多くのコンバータでは、パルス幅の測定の代わりにエンコー ド・デューティサイクルが提供されます。通常これは最大定格 エンコードと呼ばれ、エンコード・ラインをハイ状態にできる 時間のパーセンテージ範囲として表します。

このテストでは、定格性能は、SNRFS性能が公称性能の-3dB以 内である範囲と定義されます。



1. AIN SHOULD BE SET TO A LOW FREQUENCY FULL-SCALE SIGNAL

ENCODE SETTING SHOULD BE ADJUSTED TO THE SPECIFIED RATE.

3. UNLESS ONBOARD REGULATORS ARE USED, SUPPLIES SHOULD BE AT NOMINAL.

4. TEMPERATURE SHOULD BE AT AMBIENT, UNLESS OTHERWISE NOTED. 5. USE THE APPROPRIATE REVS ON EVALUATION BOARD AND PARTS AS NOTED.

5. USE THE APPROPRIATE REVS ON EVALUATION BUARD AND FANTS AND COLD. 6. ALL OSCILLOSCOPE PROBES SHOULD BE SOLDERED DOWN AND GROUNDED. 7. TEKTRONIX PROBES M/N: P6243 OR BETTER SHOULD BE USED. <1pF WITH 1GHz BW.

図 28. 伝搬遅延テストのセットアップ

05941-025

#### 変換誤差レート(CER)

変換誤差レート (CER) は、ADC によって生じる誤差の頻 度を表します。誤差は、正規分布ノイズによって許容され る限度を超えてコンバータ・ノイズの上下限を外れる出力 コードと定義されます。コンバータ・ノイズは、一般に量 子化、熱効果、およびクロック・ジッタによって生じるノ イズと定義され、一般にはガウス分布とみなされます。た だし、コンバータのノイズおよび誤差は、実際には二項分 布であり、連続式の半整数補正を用いて正規分布から推定 できます。

 $P_B(x=n) \cong P_N(n-\frac{1}{2} \le x \le n+\frac{1}{2})$ 

サンプルがエラーとみなされるのは、発生頻度が正規分布 による予測値を超える場合です。



ノイズの大きさはシグマ(σ)に正規化され、フルスケールの S/N 比を測定し、その値を用いて次式を解くことによって決定 できます。

$$\sigma = \frac{2^N}{2 \times \sqrt{2} \times 10^{SNR/20}}$$

想定される S/N 比(またはデータシート)に基づいてシグマが 決定されると、想定される ADC コードが実際のコードから減算 されて分布のヒストグラムが得られるようにデータをキャプ チャできます。統計学的に大きなデータ・セットでは、通常の ADCノイズに対して、図29に示すような分布が得られると想定 できます。大きな分布では、表1に示すように、これらの範囲 を超えるサンプルはビット誤差を示します。

表 1. 通常の発生確率とシグマの関係

σ	Normal Probability of Occurrence	Natural Occurrences Outside in 1 Million Samples
3.58	2 × 10 <sup>-3</sup>	2000
4.22	2 × 10 <sup>-4</sup>	200
4.76	2 × 10 <sup>-5</sup>	20
5.25	2 × 10 <sup>-6</sup>	2
5.70	2 × 10 <sup>-7</sup>	0.2
6.11	2 × 10 <sup>-8</sup>	0.02
6.50	2 × 10 <sup>-9</sup>	0.002
6.85	2 × 10 <sup>-10</sup>	0.0002

なお、100MSPS のサンプル・レートでは、6.85 シグマを外れる 1 つの誤差は 50 秒窓では正常であり、変換誤差とはなりません。 そのレートが 2 × 10<sup>-10</sup> を超えた場合にのみ、変換誤差となりま す。実際はラッチ処理やメモリ素子を含む外部デバイスにより、 およそ 2 × 10<sup>-6</sup>または 2 × 10<sup>-7</sup>を超える測定は困難となります。

## DC テストの定義

### ゲイン誤差(%FS)

ゲイン誤差は、測定したフルスケールと理想的なフルス ケールとの差異です。一般にフルスケールのパーセンテー ジで表します。

### ゲイン・マッチング(%FS)

ゲイン・マッチングは、マルチチャンネル ADC の最大のフ ルスケールと最小のフルスケールの比であり、次の式を使 用してフルスケールのパーセンテージで表します。



ここで、

 $FSR_{MAX}$ は最も大きな正側のゲイン誤差(単位:V)。  $FSR_{MIN}$ は最も小さな負側のゲイン誤差(単位:V)。

### オフセット誤差(%FS)

オフセット誤差は、出力側でミッドスケール・コードを発 生させるアナログ入力での測定した電圧と理想的な電圧と の差異です。一般にフルスケールのパーセンテージで表し ます。

### オフセット・マッチング (mV)

オフセット・マッチングはマルチチャンネル・コンバータ のチャンネル間のオフセットの差異であり、ミリボルトで 表します。次の式で計算できます。

*Offset Matching* = *VOFFSET*<sub>MAX</sub> - *VOFFSET*<sub>MIN</sub>

ここで、

VOFFSET<sub>MAX</sub>は最も大きな正側のオフセット誤差。 VOFFSET<sub>MIN</sub>は最も小さな負側のオフセット誤差。

ー般にオフセット・マッチングはミリボルトで表され、フ ルスケール入力範囲は製品のデータシートに記載されてい ます。

### 温度ドリフト(ppm)

オフセット誤差とゲイン誤差の温度ドリフトは、初期 (25℃)値から T<sub>MIN</sub> または T<sub>MAX</sub> での値までの最大変化を 示すものです。一般に ppm で表します。

### 電圧出カハイ/電圧出カロー(V<sub>OH</sub>/V<sub>OL</sub>、V)

電圧出力ハイ(VoH)は、ハイのロジック・レベルを表す電圧 です。電圧出力ロー(VoL)は、ローのロジック・レベルを表 す電圧です。

DC テストや静的テストは、一般に DC またはきわめて低周波の テスト信号で行われます。これらのテストの目的は、多くのコ ア・コンバータ仕様の基準値を決定することです。テスト条件 は製品によって異なるため、実際のテスト条件を決定するには 製品のデータシートを参照してください。

#### 直線性

コンバータの直線性には、微分非直線性(DNL)と積分非直線 性(INL)の2種類があります。ADCの基本的な指標は、各 コードがアクティブである電圧の範囲です。コンバータの全体 的な伝達関数は、これらの電圧の積分によって決まります。 ADCの静的な特性性能は、この2つの基本的な計測値によって 決まります。

これらのテストは、多くの場合ヒストグラム技術を用いて実行 されます。ヒストグラムを収集するには、既知の統計的品質を 持つ信号で ADC のアナログ入力を駆動します。例えば、DC ラ ンプは一様な確率密度関数の品質を備えています。つまり、 ADC 入力を駆動する際、各 ADC コードは大きな観測窓の全域 で同じ発生確率を持つことになります。サイン波など他の波形 にも、既知の関数があります。このような波形は一様ではあり ませんが、数学的には正確に記述できます(The Data Conversion Handbook (Walt Kester, Newness, 2005, Page 315)を参照してくだ さい。)。

代表的なヒストグラム・テストは、妥当な限り多数のサンプル を使って実行されます。高分解能のコンバータでは 400 万個以 上のサンプルになることもあります。

#### 微分非直線性誤差 (DNL、LSB)

微分非直線性(DNL)は、理想的な 1LSB ステップからの コードの変動です。これを測定するには、各ヒストグラ ム・ビンを検査して、実際の発生確率と理想的な確率を比 較します。これによりコードごとに DNLの直接的な指標が 得られます。



図 30. 代表的な 10 ビット DNL

#### ミッシング・コード

コードがミッシングといわれるのは、そのコードの DNL が -1LSB である場合です。ミッシング・コードは、ミッシン グ量子化レベルと定義され、さまざまな原因によって生じ ます。大部分の製品は、ノー・ミッシング・コードを実現 するように設計または選別されています。

#### 積分非直線性誤差(INL、LSB)

積分非直線性(INL)は、最小2 乗法によって決定されるベス ト・ストレート・ライン近似を用いたリファレンス直線からの 伝達関数の偏差であり、1LSB 単位で測定されます。測定では、 ヒストグラムを積分して伝達関数を形成してから、この関数に 対して直線回帰を実行します。INL は、実際の伝達関数とこの ベスト・ストレート・ライン近似との差異です。



図 31. 代表的な 10 ビット INL



<sup>1</sup>OPTIONAL TO IMPROVE PERFORMANCE.

NOTES

- 1 AIN LEVELS SHOULD BE ADJUSTED FOR -0.01dBES AND ABOUT 2.2MHz
- 2. ENCODE SETTING SHOULD BE ADJUSTED TO THE SPECIFIED RATE. 3. UNLESS ONBOARD REGULATORS ARE USED, SUPPLIES SHOULD BE AT NOMINAL.
- 4. TEMPERATURE SHOULD BE AT AMBIENT, UNLESS OTHERWISE NOTED.
- 5. CUSTOMER SOFTWARE DOES NOT SUPPORT INL AND DNL TESTING. 6. USE APPROPRIATE REVS ON EVALUATION BOARD AND PARTS AS NOTED.

図 32. DNL および INL テストのセットアップ

5941-029

プリケーション・ノート P

## **AN-835**

05941-030

#### 電源電圧変動除去比(PSRR、dB)

電源電圧変動除去比(PSRR)は、ADCのデジタル出力に カップリングされる電源上の信号量を表します。PSRR を 測定するには、電源を変え、コンバータのオフセットの変 化を測定し、フルスケールのパーセンテージで表します。

より一般的には、PSRR の測定は、既知の振幅の交流信号を電 源ピンに注入し、FFT のスペクトル観測値を測定して行います。 PSRR は、ADC によって測定されたボルト値とオシロスコープ によって測定された入力値との差異であり、デシベルで表しま す。



NOTES 1. ALL BYPASS CAPACITORS AND FERRITE BEADS SHOULD BE REMOVED FROM THE EVALUATION BOARD. 2. ENCODE SETTING SHOULD BE ADJUSTED TO THE SPECIFIED RATE. 3. THE VALUE OF R IS RELATED TO THE SOURCE IMPEDANCE OF THE END POWER SUPPLIES. 4. THE SIGNAL MEASURED BY THE OSCILLOSCOPE IS COMPARED TO THE FFT OUTPUT TO DETERMINE THE PSRR. 5. TEKTRONIX PROBES M/N: P6243 OR BETTER SHOULD BE USED. <1pF WITH 1GHz BW.

図 33. PSRR テストのセットアップ

## 参考資料

データ・コンバータ特性の詳細については、The Data Conversion Handbook (Walt Kester, Newness, ISBN 0-7506-7841-0) を参照し てください。www.analog.com には、High Speed Design Techniques、Practical Analog Design Techniques、Linear Design Seminar、System Applications Guide など、その他の参考文献も掲 載しています。アナログ・デバイセズの販売代理店では、多く の参考文献のほか、さまざまなアプリケーション・ノート、記 事、転載情報を提供しています。詳細については、当社のWeb サイト (www.analog.com) を参照してください。

#### その他の参考資料

Brannon, Brad 1995年。アプリケーション・ノート AN-410 「ディザ使用によるコンバータ非直線性の改善」アナログ・ デバイセズ (12月)

- Brannon, Brad 2004年。アプリケーション・ノート AN-756 「サンプル化システムに及ぼすクロック位相ノイズとジッタ の影響」アナログ・デバイセズ (12月)
- Brannon, Brad and Allen Barlow 2006 年。アプリケーション・ ノート AN-501「アパーチャ不確定性と ADC システム性能」 アナログ・デバイセズ (3月)

Brannon, Brad and Tom MacLeod 2009 年。アプリケーション・ ノート AN-737「ADIsimADC による ADC モデリングの方 法」アナログ・デバイセズ (4月)

- Caserta, Jim and Rob Reeder「アプリケーション・エンジニアに 尋ねる-36 広帯域 A/D コンバータ・フロントエンド設計につ いて II: ADC にはアンプ駆動かトランス駆動か?」アナロ グ・ダイアログ、第41巻、2月(2007年)
- Cobb, Michael and Rob Reeder(2009年6月) 「Webcast: Designing with Switching Regulators in High-Speed A/D Converter Applications」アナログ・デバイセズおよび Avnet Electronics Marketing
- Downing, Salina and Rob Reeder(2006 年 4 月) 「Webcast: Designing Transformer Coupled Front-Ends for High Performance A/D Converters」アナログ・デバイセズ
- Green, Wayne, Rob Reeder, and Robert Shillito 「A/D コンバータの クロックの最適化 試験工学的な観点」アナログ・ダイアロ グ、第42巻2号、2月(2008年)
- Hand, Jim, Mark Looney, and Rob Reeder「Pushing the State of the Art with Multichannel A/D Converters」アナログ・ダイアロ グ、第 39巻5号、5月 (2005年)
- Kessler, Walt and Rob Reeder 「NPR Specification Aids Wireless System Analysis」Microwaves & RF、12月(2005年)
- Newman, Eric and Rob Reeder「A Resonant Approach to Interfacing Amplifiers to Switched-Capacitor ADCs」Microwave Product Digest、9月(2005年)

- Newman, Eric and Rob Reeder 2006 年。アプリケーション・ ノート AN-827「共振方式によるアンプとスイッチド・キャ パシタ ADC のインターフェース」アナログ・デバイセズ(1 月)
- Reeder, Rob「Testing an A/Ds power supply rejection ratio」 EE Times、2003 年 7 月 1 日
- Reeder, Rob 2005 年~2009 年。アプリケーション・ノート AN-742「スイッチド・キャパシタ ADC の周波数領域応答」アナ ログ・デバイセズ (9月)
- Reeder, Rob「Transformer-Coupled Front-End for Wideband A/D Converters」アナログ・ダイアログ、第 39 巻(2009 年 4 月)
- Reeder, Rob「Compare aperture delay between ADCs」 Test & Measurement World、2002 年 5 月 1 日
- Rob Reeder「Wideband A/D Converter Front-End Design Considerations」アナログ・ダイアログ、第 40 巻 7 号、7 月 (2006 年)
- Reeder, Rob 2007年。アプリケーション・ノート AN-935 「ADC トランス結合フロントエンドの設計」アナログ・デバ イセズ (9月)
- Reeder, Rob 2009 年。回路ノート CN-0135「Powering the AD9272 Octal Ultrasound ADC/LNA/VGA/AAF with the ADP5020 Switching Regulator PMU for Increased Efficiency」ア ナログ・デバイセズ (10月)
- Reeder, Rob「Considering the ADC input-interface」EE Times Europe、2009年12月1日
- Reeder, Rob「Improve the Design of Your Passive Wideband ADC Front-End Network」Electronic Design、2010年3月26日
- Rob Reeder「RAQ: そのフィルタ、ちゃんとフィルタリングしてますか?」EDN, Design News、2009年2月1日
- Rob Reeder「RAQ:コモンモードを共通にしておく」EDN, Design News、2009 年 4 月 1 日
- Rob Reeder「RAQ:ケネス、(コンバータの) 周波数は何 だ?」Design News、2009年7月17日
- Rob Reeder「RAQ:今回はコンバータ・ノイズについて一第1 部」Design News、2009年10月1日
- Rob Reeder「RAQ:今回はコンバータ・ノイズについて一第2 部」Design News、2009年11月23日
- Rob Reeder「RAQ: A/D コンバータの電源をおとなしくさせる には」Design News、2010年3月1日

