



Circuits from the Lab™ 実用回路は今日のアナログ・ミックスド・シグナル、RF 回路の設計上の課題の解決に役立つ迅速で容易なシステム統合を行うために作製、テストされました。さらに詳しい情報と支援については www.analog.com/jp/CN0182 をご覧ください。

接続/参考にしたデバイス

AD5668	8チャンネル、16ビット SPI コンパチブル電圧出力 denseDAC
ADCMP370	汎用、高精度、レール to レール入力単電源コンパレータ

単電源、低消費電力、プログラマブル・ウィンドウ・ディテクタ

評価と設計支援

回路評価基板

CN-0182 回路評価用ボード (EVAL-CN0182-SDZ)

システム・デモ用プラットフォーム (EVAL-SDP-CB1Z)

設計と統合ファイル

[回路図](#)、[レイアウト・ファイル](#)、[部品表](#)

回路の機能とその利点

図 1 に示す回路は上限、下限が設定可能な単電源、低消費電力、ウィンドウ・ディテクタ回路です。このタイプの回路は信号がプリセットした制限範囲から外れた時アラームを発生

する回路に使用でき、検出や監視アプリケーションによく使われます。ウィンドウの制限値を設定するために、8チャンネル、低消費電力、16ビット、バッファ付き電圧出力DAC AD5668-1を使用します。AD5668-1は1.25 V、5 ppm/°C リファレンスを内蔵しているので出力範囲のフルスケールは0 V ~ 2.5 Vになります。内部リファレンスはソフトウェアで書き込む事によりイネーブルになります。AD5668-1と通信するためにはSPIインターフェースを使用します。

使用するコンパレータは入力オフセット電圧9 mVでオープン・ドレイン出力の汎用、低消費電力 (20 μW typ@ 5 V) コンパレータ ADCMP370です。




図 1. 低消費電力、単電源ウィンドウ・ディテクタ (簡略化した回路: 全ての接続及びデカップリングは示されていません)

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有者の財産です。

※日本語資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。
©2012 Analog Devices, Inc. All rights reserved.

Rev. 0

回路の説明

図1の回路は上限電圧と下限電圧が設定可能なウィンドウ・ディテクタです。上限と下限はそれぞれ各DACレジスタにロードされます。回路の主なアプリケーションは外部信号が設定した制限値以内に入るかどうかテストする事です。

AD5668-1は8チャンネルDACで、上限と下限はそれぞれチャンネルAの出力とチャンネルBの出力によって設定されます。

DAC Cはテスト用に信号入力を提供します。信号がDAC AとDAC Bによって設定された領域内に入った時、TP1の電圧はロジック1になって、LED1はオフになり、LED2はオンになります。信号が上限と下限によって設定されたウィンドウの外になった時、LED1はオンになりLED2はオフになります。

プルアップ・レジスタをADCMP370の出力に接続すれば、非反転入力反転入力よりも大きい時その出力は5Vになります；それ以外の場合には出力は0Vになります。

ADCMP370はオープン・ドレイン出力なのでコンパレータC1とコンパレータC2の出力をワイアードAND接続できます。回路の真理値表を表1に示します。この例では、VOUTAが上限、VOUTBが下限で、 $VOUTA > VOUTB$ になります。

図2に回路の動作が説明されています。DAC CはコンパレータのVINC (TP2/TESTC) 入力を駆動する0V～2.5Vの三角波を生成します。閾値はDAC A ($VOUTA=2V$)とDAC B ($VOUTB=1V$)によって設定されます。TP1の電圧はVINC電圧が2つの閾値の間にある時、ロジック1になります。

表 1. 回路の真理値表

VINC Level	Output CMP1	Output CMP2	Output CMP1 AND Output CMP2	TP1	LED1	LED2
$VINC < VOUTB < VOUTA$	1	0	0	0	On	Off
$VINC > VOUTA > VOUTB$	0	1	0	0	On	Off
$VOUTB < VINC < VOUTA$	1	1	1	1	Off	On




図 2. $VOUTA=2V$ 、 $VOUTB=1V$ 、 $VINC=0V \sim 2.5V$ の三角波の場合のウィンドウ・コンパレータの出力

バリエーション回路

AD5668-2 と AD5668-3 は 2.5 V、5 ppm/°C のリファレンスを内蔵しているのでフルスケール出力範囲が 0 V ~ 5 V になります。

AD5668-1 と AD5668-2 はパワーオン・リセット回路を内蔵しているので電源立ち上がり時に出力は有効な書き込みが起こるまで 0V になります。AD5668-3 の出力は電源立ち上がり時に中間電圧になります。

回路評価とテスト

必要な装置 (同等の装置に変更可能)

- EVAL-SDP-CB1Z システム・デモ用プラットフォーム
- CN-0182 回路評価用ボード (EVAL-CN0182-SDZ)
- CN-0182 評価用ソフトウェア
- テクトロニクス TDS2024、4チャンネル・オシロスコープ
- HP-E3630A、0 V ~ 6 V、2.55 A ; ±20 V/0.5 A、トリプル出力 DC 電源
- PC (Windows 32 ビット又は 64 ビット)

始めてみよう

CN-0182 評価用ソフトウェア CD を PC の CD ドライブに入れて評価用ソフトウェアをロードしてください。マイコンピュータを使用して、評価用ソフトウェアの CD を含むドライブを見つけ、Readme ファイルを開いてください。

Readme ファイルに含まれているインストラクションに従って、評価用ソフトウェアをインストールし、使用してください。

機能ブロック図

図 3 はテスト・セットアップの機能ブロック図を示します。




図 3. テスト・セットアップ機能ブロック図

セットアップ

EVAL-CN0182-SDZ 回路ボードの 120 ピン・コネクタを EVAL-SDP-CB1Z 評価用 (SDP) ボードの「CON A」又は「CON B」コネクタに接続してください。120 ピン・コネクタの末端にある穴を利用して 2 つのボードをしっかりと固定するためにネジを使用してください。DC 出力電源を正常に 5 V、3.3 V に設定した後、電源をオフにしてください。

電源オフの状態、5V 電源を J1-1 ピン (AVDD) に接続し、GND を J1-2 ピンと J2-2 ピン (それぞれ AGND と DGND) に接続し、3.3 V を J2-1 ピン (VLOGIC) に接続してください。あるいは、SDP ボードを介して USB ポートからデジタル回路に電源を供給するためにポジション B に Link 1 を配置してください (デフォルト設定)。この場合は、VLOGIC は必要ありません。

電源を投入した後に SDP 基板の USB ケーブルを PC の USB ポートに接続してください。注意: EVAL-CN0182-SDZ の DC 電源を投入する前に USB ケーブルを SDP ボード上のミニ USB コネクタに接続しないでください。

テスト

テスト装置をセットアップした後、オシロスコープのプロブを TP1、VOUTA、VOUTB、TP2/TESTC と記されたテスト・ポイントに接続してください。

ご提供するソフトウェアを使って VOUTA と VOUTB の値を設定し、ウィンドウを設定する事ができます。デフォルト設定の状態であれば、図 2 に示すように VINC に三角波信号を形成するためにメインのソフトウェア・ウィンドウの triangle を押してください。この信号の期間と振幅は変更できます。この信号は TP2/TESTC テスト・ポイントで観察できます。

1 秒間経ち VOUTA と VOUTB がそれぞれ 2000 mV と 1000 mV に安定すると、「回路の説明」セクションで説明したように、LED は VINC の値が制限範囲内に出入りする時点滅します。AD5668-1 DAC は VOUTA、VOUTB、VINC の最大値を 2.5 V に制限します。

リンク 5 をポジション A に配置する事により VIN ピンに外部信号 (VINC) を印加する事が可能になります。これはテスト・ポイント TP2 で観察できます。さらに、出力はテスト・ポイント TP1 で観察できます。

リンク 1 を挿入しない時、出力は VOUTA と比較した VINC の大きさによって変化します。

表 2. ジャンパ設定 (表の中でデフォルト設定は太字になっています)

ジャンパ	記述	設定	機能
LK1	コンパレータ CMP1 と CMP2 の出力の接続	Inserted Opened	CMP1 出力 と CMP2 出力は TP1 で短絡されます。これはウィンドウ・コンパレータ回路です。 2つの CMP 出力は短絡されません。CMP1 は LED のみに連結され、VINC は VOUTA (ハイレベル) とのみ比較されます。
LK2	デジタル電源の供給	Position A Position B	デジタル回路の電源は J2-1 ピン (VLOGIC) に接続した外部電源から供給されます。 デジタル電源は SDP ボードから供給されます ; VLOGIC ピンに何も電圧を加える必要はありません。
LK5	VINC 電圧の電圧源	Position A Position B	VINC は SDP によって設定され、TESTC テスト・ポイントで測定する事ができます。 VINC は J2-3 ピン (VIN) を通じて外部電源 (0V~5V) によって設定され、TP2 テスト・ポイントで測定する事ができます。

さらに詳しくは

CN-0182 Design Support Package:

<http://www.analog.com/CN0182-DesignSupport>

Analog Dialogue 39 :

高速プリント回路基板 レイアウトの実務ガイド

MT-031 Tutorial : [Grounding Data Converters and Solving the Mystery of “AGND” and “DGND”](#)MT-101 Tutorial : [Decoupling Techniques](#)

データシートと評価用ボード

CN-0182 回路評価用ボード ([EVAL-CN0182-SDZ](#))システム・デモ用プラットフォーム ([EVAL-SDP-CB1Z](#))AD5668 [データシート](#) / [評価用ボード](#)ADCMP370 [データシート](#)

改訂履歴

4/12—Revision 0:初版

「Circuits from the Lab / 実用回路集」はアナログ・デバイセズ社製品専用で作られており、アナログ・デバイセズ社またはそのライセンスの供与者の知的所有物です。お客さまは製品設計で「Circuits from the Lab / 実用回路集」を使用することはできますが、その回路例を利用もしくは適用したことにより、特許権またはその他の知的所有権のものとでの暗示的許可、またはその他の方法でのライセンスを許諾するものではありません。アナログ・デバイセズ社の提供する情報は正確でかつ信頼できるものであることを期しています。しかし、「Circuits from the Lab / 実用回路集」は現状のまま、かつ商品性、非侵害性、特定目的との適合性の暗示的保証を含むがこれに限定されないいかなる種類の明示的、暗示的、法的な保証なしで供給されるものであり、アナログ・デバイセズ社はその利用に関して、あるいは利用によって生じる第三者の特許権もしくはその他の権利の侵害に関して一切の責任を負いません。アナログ・デバイセズ社はいつでも予告なく「Circuits from the Lab / 実用回路集」を変更する権利を留保しますが、それを行う義務はありません。商標および登録商標は各社の所有に属します。

©2012 Analog Devices, Inc. All rights reserved. 商標および登録商標は、それぞれの所有者の財産です。

CN09470-0-4/12(0)