



想像を超える可能性を
AHEAD OF WHAT'S POSSIBLE™

システムの仕様、信号処理の経路構成からデジタル／アナログ混在素子を選ぶポイント


藤森 弘己

アナログ・デバイス株式会社
リージョナル・マーケティング
& チャンネルグループ


本日のセミナー内容 (60 min)

- コンバータ・システムのポイント
 - アナログ／デジタル混在システムに使う素子
 - データ・コンバータ・システムで考慮しなければならないポイント
 - コンバータを使うことによるメリット／デメリット
 - コンバータの問題点と検討すべき項目
- システム要求仕様と仕様部品の選択
 - 使用目的による考え方
 - 高精度・高分解能システムの場合
 - ローパワーシステムの場合
 - 高速システムの場合
 - 汎用のシステムの場合
- 信号経路全体の性能／機能の実現


ADコンバータの分解能、変換速度と アプリケーション (素子選択の目安のひとつ)



ADコンバータの分解能、変換速度とアプリケーション もう少し詳細な図




デジタル／アナログ混在システムと使用する素子例 (実際に考えるべきことは数多くあります)



AD/DAコンバータを使うことのメリットとデメリット


(I) サンプリングによる時間方向の分解能の制限



- 時間軸方向の分解能が無限小（連続信号）から制限（離散時間）される
- 信号周波数帯域の制限（Nyquistのサンプリング定理）
- 折り返し（Aliasing）の発生
 - 折り返しが必要なアプリケーション（アンダー・サンプリング技術）
 - 折り返しを使う場合はアナログ入力帯域が重要（理論と実際の差異）


AD/DAコンバータを使うことのメリットとデメリット

(Ⅱ) 振幅方向の分解能の制限



$$\text{エラーの実効値 (RMS)} = \sqrt{e^2(t)} = \frac{q}{\sqrt{12}}$$

入力信号と出力の誤差



$$\text{SNR} = 6.02N + 1.76 \quad (\text{dB})$$

(Measured over the Nyquist Bandwidth : DC to $f_s/2$)


$$\text{ENOB (有効ビット)} = (\text{SNR} - 1.76) / 6.02$$

- 振幅方向の分解能が無限小（アナログ）から制限（デジタル）される
- AD/DA変換により発生するノイズ：量子化ノイズ $q/\sqrt{12}$
- 量子化ノイズはダイナミック・レンジ、SN比を制限する
- はじめから入出力がデジタル値のシステム（例えば電卓）ではノイズによる信号劣化は無い

AD/DAコンバータを使うことのメリットとデメリット

(Ⅲ) 複雑なデジタル信号処理が可能、ただし注意が...

- 例えばフィルタ処理、デジタル・フィルタ vs アナログ・フィルタ
- ほとんどのアナログ信号処理は、デジタルの計算でEmulate可能
- 例外：アンチ・エイリアス・フィルタ（LPFとは限らない）、DC応用でのRF整流対策フィルタ



- 信号の近傍に折り返してくるノイズは、フィルタリングで取り除くことは困難です。
- エリアス・ノイズはサンプリングすることで発生します。
- 従ってサンプリングする前にアンチエイリアス・フィルタ(AAF)で除去します。
- RF整流ノイズは、RFがDCに整流されて起こる現象です。

〔参考資料〕 デジタル・フィルタでは代用できないフィルタ

実際にデジタルフィルタでは代用できない
フィルタがいくつもあります

- Anti Alias Filter(AAF): LPF,BPF,HPF etc
- バイパス、デカップリング・フィルタ
- SN比改善のための帯域制限フィルタ
- ダイナミックレンジ確保のためのフィルタ(DCブロック等)
- RF整流作用の保護のためのフィルタ
- パワーライン・フィルタ

AD/DAコンバータを使うことのメリットとデメリット

(IV) データ伝送路での信号劣化防止

- デジタル・データは、ビット落ちや位相反転が起こらない限り伝送による信号劣化は無い
 - 高速のデジタル・データ伝送には高度なアナログ技術が必要（例えばJESD204）
- 信号エラー検出（パリティなど）や信号修正（検査行列など）の埋め込み
- リタイミングやリピータ、プリディストーションによるBERの向上（ただしこれらは高度なアナログ技術です）


インターフェース		ロジックの物理レベル	信号線数	その他
パラレル		CMOS, LVDS, ECL, PECL, LVPECL	bit数,Byte,Nibble	
シリアル	I2C	CMOS(TTL) オープンコレクタ	2	デジチェーン
	SPI	CMOS, LVDS, ECL, PECL, LVPECL	3 ~ 4	デジチェーン
	JESD204	CML(Current Mode Logic)	2 / レーン	共通信号 2 本

↓ 低速
↓ 高速

このほかオーディオ・データ用のI2Sなど

ADコンバータ素子選択の一例



設計の条件と素子のマッチング



[例]

- ❖ センサー出力を16ビット以上のダイナミックレンジでAD変換する
- ❖ 測定精度（リニアリティ）は14ビット（ $\pm 0.006\%$ ）以上
- ❖ AD変換は、250SPS（250変換データ／秒）でシステム動作中は常時変換
 - センサー信号は比較的低速でダイナミック・レンジが広い
- ❖ 電池駆動（3.6V）のため、消費電力はなるべく低く
 - 電池の容量と放電特性により使用できる時間が変わる

AD7714 (シグマ・デルタ型) とADCAD7684 (SAR型ADC) 低消費電力ADC




- ❖ 変換方式：シグマデルタ変換
- ❖ 分解能 24ビット
- ❖ 変換レート：2SPS~1kSPS
- ❖ リニアリティ $\pm 0.0015\%$ (max)
- ❖ 低消費電流 226 μ A @3.3V
- ❖ 250SPSでのダイナミックレンジ 13.5ビット~16ビット
- ❖ スタンバイ・モード 5 μ A

- ❖ 変換方式：逐次比較 (SAR) 型
- ❖ 分解能 16ビット
- ❖ 変換レート 100kSPS (max)
- ❖ リニアリティ $\pm 0.0046\%$ (Max)
- ❖ 消費電流 560 μ A @2.7V
- ❖ 有効ビット数 14.8ビット
- ❖ スタンバイ・モード 50nA (Max)

どちらも外部リファレンスとクロックが必要

間欠動作（スタンバイとアクティブ）による消費電力の削減 AD7684の低消費電力動作

例えば250SPSのシステムでADCの動作時間が $10\mu\text{S}$ の時
AD変換時のみウェークアップさせることで低消費電力を実現




注意： $\Sigma\Delta$ ADCは、データレートが遅くても常に入力のサンプリングとAD変換が実行されています。消費電力はほとんど変わりません。

システム要求仕様と使用部品の選択 (いくつかのケースに分けて考察)

1. 高精度・高分解能システムの場合
2. ローパワーシステムの場合
3. 高速システムの場合
4. 汎用のシステムの場合

(その1) 高精度・高分解能システム



- コンバータの選択は難しくありません。一般的には逐次比較型かシグマ・デルタ型です。
- 黄色の部分はシステム性能実現のキーです。
- 配線抵抗/容量とゼーベック効果による誤差が無視できない。
- 青の部分は、場合により重要なブロックです。

有効ビット（変換精度）か高分解能（ダイナミックレンジ）か コンバータを選ぶポイント

▶ 高精度を必要とするアプリケーション

- 電圧、電流などの電気計測器：計測値の精度が重要
- 可変電圧源や可変電流源：発生する信号の精度や再現性、安定性が重要
- ATE：時に国家標準にトレーサブルな測定精度が必要

▶ 広いダイナミック・レンジを必要とするアプリケーション例


- ストレンゲージ：ノイズフリービットやモニタシティ（単調性）
- フォトディテクタ：対数的な出力をカバーする分解能とDレンジ
- 熱電対：リニアライズのための広い測定レンジと高分解能
- 地震計：広いDレンジでのノイズフリービット
- 心電計、脳波計：信号の動作点電位が不定のため、広いDレンジと小信号検出のための低ノイズ
- オーディオ：低ひずみとモニタシティ、低ノイズ

分解能、入力レンジ、LSB

RESOLUTION N	2^N	VOLTAGE (10V FS)	ppm FS	% FS	dB FS
2-bit	4	2.5 V	250,000	25	- 12
4-bit	16	625 mV	62,500	6.25	- 24
6-bit	64	156 mV	15,625	1.56	- 36
8-bit	256	39.1 mV	3,906	0.39	- 48
10-bit	1,024	9.77 mV (10 mV)	977	0.098	- 60
12-bit	4,096	2.44 mV	244	0.024	- 72
14-bit	16,384	610 μ V	61	0.0061	- 84
16-bit	65,536	153 μ V	15	0.0015	- 96
18-bit	262,144	38 μ V	4	0.0004	- 108
20-bit	1,048,576	9.54 μ V (10 μ V)	1	0.0001	- 120
22-bit	4,194,304	2.38 μ V	0.24	0.000024	- 132
24-bit	16,777,216	596 nV*	0.06	0.000006	- 144

- ▶ 600nVは、2.2k Ω の抵抗が発生する10KHz帯域のジョンソンノイズとほぼ等価です。


【参考資料】 最新の広ダイナミック・レンジADCの例 AD7177-2 32bit シグマ・デルタADコンバータ



32ビット 分解能、24.8ビット ノイズフリービット
RMSノイズ=0.07 μ V、P-Pノイズ=0.34 μ V

例えばこの素子の入力に2K Ω の抵抗をつけると、帯域制限をしない限り抵抗性ノイズのほうがADC本体のノイズより大きくなります。 $V_n = \sqrt{4KTRB}$

高精度・高分解能コンバータと周辺素子のマッチング



➤ コンバータに入力されるアンプのノイズ:

- 入力ノイズ $= NG \times \text{ノイズ密度} \times \sqrt{-3\text{dB帯域幅}} \times 1.57$
 $= 5 \times 7 \times 10^{-9} \times \sqrt{120 \times 10^3} \times 1.57 = 15.2\mu\text{V rms}$
 Peak-to-Peak Noise $= \text{rms Noise} \times 6.6 = 103\mu\text{V}$
- ADCの1LSB $= 20\text{V} / 16\text{bit} = 305\mu\text{V}$

➤ 帯域60KHzのLPFを入れると:

- 入力ノイズ $= 10.7\mu\text{V rms}, 70.6\mu\text{V P-P}$


1kΩで4nV/√HZ @25°C

帰還回路の抵抗もノイズ源です。(ジョンソン・ノイズ) $Vn = \sqrt{4kTBR}$

【参考資料】 OPアンプ回路のノイズ・ゲイン

アンプのノイズ・ゲインは信号ゲインと必ずしも同じ値とはなりません。しかし、これはアンプの安定性を決定するためには非常に重要です。


非反転回路



$$\text{信号ゲイン} = 1 + R2/R1$$

$$\text{ノイズ・ゲイン} = 1 + R2/R1$$


反転回路



$$\text{信号ゲイン} = - R2/R1$$

$$\text{ノイズ・ゲイン} = 1 + R2/R1$$

加算回路



$$\text{信号ゲイン} = -(R2/R1 + R2/R3)$$

$$\text{ノイズ・ゲイン} = 1 + \frac{R2}{R1 // R3}$$

高精度を得るためのキャリブレーション

(高精度・高分解能アプリケーションに限定しませんが・・・)


例えば：

❖ AD7684の温度ドリフト
Zero Error $\pm 0.3\text{ppm}/^\circ\text{C}$
Gain Error $\pm 0.3\text{ppm}/^\circ\text{C}$

❖ AD7714の温度ドリフト
Zero Error $\pm 0.3\mu\text{V}/^\circ\text{C}$
Gain Error $\pm 0.5\text{ppm}/^\circ\text{C}$

注:20ビットの1LSBは1ppm

❖ 高精度リファレンス
ADR441 $1\text{ppm}/^\circ\text{C}$
 $V_n = 1.2\mu\text{Vp-p}$
リファレンスの誤差は
ゲイン・エラーに変換





オフセット誤差の引き算
ゲイン補正の掛け算



$$y = ax + b$$

シグマ・デルタADコンバータの ソフトウェア・キャリブレーション


- ▶ シグマ・デルタADコンバータには、機能としてオフセット/ゲインエラーのキャリブレーション機能を内蔵したものが多くあります。
- ▶ 一般的に、シグマ・デルタADコンバータ内部では公称ビット数より大きいレンジで動作しています。
 - 例：公称24ビット データ長、内部は24.05ビットのダイナミックレンジで動作しているとすると、3.5%のマーヅンで誤差を計算で補正することができます。
 - デバイス・キャリブレーションだけでなく、システム・キャリブレーションが可能な素子もあります。（例：AD7714の場合±5%の範囲で補正可能です）



【参考資料】 電源ノイズによる影響（特にノイズフリービット） スイッチング電源の実験回路





アナログ入力 リファレンス



AD7781
 20ビット：シグマデルタADC
 RMSノイズ：44nV～2.7μV
 ノイズフリー・ビット：
 16.6 bit～18.8 bit



【参考資料】 5VのスイッチングDC/DC電源で動作させた場合 10Hz、128、データ1kポイント

ノイズ : $V_{\text{noise p-p}}=1.12\mu\text{V}$ 、 $V_{\text{noise rms}}=173.9\text{nV}$



【参考資料】 5VスイッチングDC/DC電源にフィルタを付けて動作させた場合 10Hz、128倍、データ1kポイント


ノイズ : $V_{\text{noise p-p}}=0.37\mu\text{V}$ 、 $V_{\text{noise rms}}=82.7\text{nV}$



高精度・高分解能システム まとめ

- ❖ 必要としているシステムの性能は、測定値の精度なのか広いダイナミックレンジ（高分解能）なのか見極める。（あるいは両方必要）
- ❖ 一般的に16ビット以上の分解能・精度が必要な場合は、ADCはSAR型、シグマデルタ型を、DACはラダー型、セグメント型、シグマデルタ型を。
- ❖ 高分解能、広ダイナミックレンジ実現のためには、低ノイズ対策とそれにあわせた周辺素子の選択が必要です。必要以上に帯域を広くすると、SN比が劣化し、ダイナミック・レンジが損なわれます。
- ❖ 高精度の実現には、安定したリファレンス電源がキーとなります。
- ❖ スイッチングDC/DCも回路の工夫により使用可能です。ただし実機評価を十分に。
- ❖ データレートが低くても良い場合、シグマ・デルタは電源ハム・ノイズの除去機能が利用できます。

(その2) ローパワー・システムの場合



- ローパワーシステムの場合、全てのブロックの検討が重要です
- 特に低ノイズとローパワーの両立は難しくなります
- シグマ・デルタ型およびサブレンジ型は常時変換動作が必要です
- シグマ・デルタ型はDACでも常時クロック動作をしています

ADCの変換方式による動作の特長

	間欠動作	シングル変換	動作時電力	スリープモード	任意サンプリング
シグマ・デルタ	×	×	小	○	×
SAR(逐次比較)	○	○	小	○	○
サブ・レンジング	×	×	大	○	×
フラッシュ	○	○	最大	△	○

変換タイミングを任意のポイントに合わせたり、ランダムに行うことができるのは、SAR型とフラッシュ型です。フラッシュは高速変換専用なので、ローパワー・タイプはありません。サブレンジング型は多ch入力はMUXを使うことが困難なので、低消費電力化が難しい。

AD7684 変換レート vs 消費電流

AD7684単体で使用

サンプリング (サンプル/秒)	変換時間 (μ S)	スタンバイ (μ S)	Duty (%)	平均電流 (μ A)
10	100	999900	0.01	0.106
50	500	999500	0.05	0.330
100	1000	999000	0.1	0.610
200	2000	998000	0.2	1.170
500	5000	995000	0.5	2.850
1K	10000	990000	1	5.650
2K	20000	980000	2	11.249
5K	50000	950000	5	28.048
10K	100000	900000	10	56.045
20K	200000	800000	20	112.040
50K	500000	500000	50	280.025

AD7684とADA4805 (OPアンプ)

サンプリング (サンプル/秒)	変換時間 (μ S)	スタンバイ (μ S)	Duty (%)	平均電流 (μ A)
10	150	999850	0.015	3.034
50	750	999250	0.075	3.368
100	1500	998500	0.15	3.786
200	3000	997000	0.3	4.621
500	7500	992500	0.75	7.128
1K	15000	985000	1.5	11.306
2K	30000	970000	3	19.662
5K	75000	925000	7.5	44.729
10K	150000	850000	15	86.508
20K	300000	700000	30	170.065
50K	750000	250000	75	420.738

赤線はAD7714

ADA4805はスタンバイ・モード付きOPアンプ

ON時=495 μ A、OFF時=2.9 μ A、ターンオン=4 μ Sec

BW=105MHz、オフセット=125 μ V、ノイズ=5.9nV/ \sqrt Hz


その他、常時動作の低消費電力アンプ

AD8500: 0.75 μ A、BW=7KHz

OP281: 5 μ A、BW=105KHz、デュアル


ADA4051-1: 15 μ A、200KHz

低消費電力リファレンスの例 (+2.5Vリファレンス)



ADR291

- 消費電流 12 μ A
- 出力電圧 2.5V




ADR3425


- 消費電流 85 μ A
- 出力電圧 2.5V
- スリープ時電流 5 μ A

スリープからの復帰に
600 μ S近くかかります
ADR3425

スリープからの
セtring時間



全体の消費電力を下げる工夫



ブリッジの励起
をオフにする


AD7781自身は、3Vで110 μ A~330 μ A程度の低消費電力ADコンバータです。
1k Ω のブリッジだと励起で3mAを消費します。

- 測定する瞬間だけセンサーをオンにする。センサーは時に大きな電力を消費します。
 - ブリッジや抵抗性のセンサーをスイッチでon/offする
 - 電流出力温度センサーなどもon/offで低消費電流化
 - レシオメトリック動作の場合特に有効
 - スタンバイ機能を持っているアンプを利用するとアナログ信号処理の低電力化に有効
 - 例：ADA4502 ON=495 μ A
OFF=2.9 μ A

まとめ

- ❖ 低電力を実現するには二つの方法があります。
 - 低電力素子を使う（コンバータ以外も含めて）ただし限界があります
 - スタンバイモードを利用する
 - 完全に止めても良い時間が長い場合はスリープ・モード
- ❖ 時にセンサーは大きな電力を消費します。
- ❖ 低電流化のために高抵抗を使用するときは、ジョンソン・ノイズに注意。
 - $V_n = \sqrt{4kTBR}$
- ❖ コンバータ以外でもスタンバイモードを持つ素子があります。
- ❖ 低電圧・単電源動作が必要になります。

(その3) 高速システムの場合



- 高速システムでは黄色のブロック以外、配線やインピーダンスマッチングが重要です
- 特に速いコンバータでは、デジタルインターフェースに注意が必要です
- 配線容量/インダクタンスによる誤差は無視できない

逐次比較(SAR)ADCとサブレンジングADコンバータ

逐次比較 (SAR) ADC

- ❖ 分解能 ~18ビット
- ❖ サンプルングレート ~数10 MSPS
- ❖ 高DC精度のスペック+高ACスペック
- ❖ 低ノイズ
- ❖ ワン・ショットAD変換、任意のサンプリング
- ❖ 最低変換速度の制限無し
- ❖ レイテンシ(パイプライン・ディレイ)無し
- ❖ 入力マルチプレックスに最適
- ❖ 主なアプリケーション:
 - データ・アキュジション
 - 高精度計測機器
 - 工業用プロセス制御
 - スペクトル分析
 - 医療用画像機器
 - ATE
- ▶ 低消費電力が可能


サブレンジング ADC

- ❖ 分解能 ~16ビット
- ❖ サンプルングレート ~GSPS
- ❖ AC スペックにフォーカス
- ❖ 連続動作が必要
- ❖ 最低動作速度の制限あり
- ❖ サンプルング・クロックのデューティに制限
- ❖ パイプライン・ディレイ(レイテンシ)
- ❖ 入力のリアルタイム・マルチプレックスには向かない
- ❖ 主なアプリケーション
 - 広帯域、マルチ・チャンネル通信機器
 - スペクトラム・アナライザ
 - 医療用画像機器
 - ディスプレイ
 - レーダー
 - 広帯域計測機器

入力のマルチプレクシング（多ch入力ADC） 逐次比較型コンバータとサブレンジング型コンバータの比較


同じ8ch入力ADコンバータでも・・・

8ch
入力



AD7091R-8 1MSPS
8ch入力 12ビット逐次比較ADC


8ch
入力




AD9637 40MSPS
8ch入力 12ビット サブレンジングADC
同時サンプリングが可能

高速ADコンバータ

アンダーサンプリング技術とアナログ入力の駆動



240MHzの信号を65MHz
でサンプリング
(周波数インバース済み)



ANALOG INPUT

Input Voltage Range (Differential)

VREF = 2 V

VREF = 1 V

Common-Mode Voltage

Input Capacitance⁴

Input Bias Current⁵

Analog Bandwidth (Full Power)

Full

V

2

Full

V

1

Full

V

0.5

25°C

V

10

25°C

V

500

25°C

V

750

AD9244のアナログ入力

2

V p-p

1

V p-p

4

V

0.5

pF

10

pF

500

μA

750

MHz

ENOB

$f_{IN} = 100 \text{ MHz}$

25°C

V

11.5

11.7

Bits

$f_{IN} = 200 \text{ MHz}$

25°C


V

9.6

9.1

Bits

高速ADCの入力帯域とアンプの帯域




AD9244の帯域幅 = 750MHz @ -3dB **Full Power (1Vp-p or 2Vp-p)**
 有効ビット: 11.2ビット @ 100MHz、9.6ビット @ 200MHz
 SNR: 69.2dB @ 100MHz、59.6dB @ 200MHz

❖ アンプの帯域幅 (BW) を規定する振幅は?? AD8055のデータシート

モデル	条件	Min	Typ	Max	単位
ダイナミック性能 -3dB帯域幅	G=+1, V _o =0.1 Vp-p	220	300		MHz
	G=+1, V _o =2 Vp-p	125	150		MHz
	G=+2, V _o =0.1 Vp-p	120	160		MHz
	G=+2, V _o =2 Vp-p	125	150		MHz

DACの出力にアンプをつけると同じ問題が起こります

アンプのスルーレートと大振幅帯域幅



▶ スルーレート=アンプ出力の電圧変化の最大傾き

~ 数万V/μSec

▶ サイン波の場合

$$V_{out} = V_p \sin 2\pi f t$$

$$dV/dt = 2\pi V_p \cos 2\pi f t$$

$$(dV/dt)_{max} = 2\pi f V_p$$

* 1: V_p は、信号のピーク振幅

もし信号振幅が $2V_{p-p}$ の場合:


$$\text{スルーレート} = (dV/dt)_{max} = 2\pi \text{FPBW} V_p$$

$$\text{FPBW} = \text{SR} / 2\pi V_p$$

$$\text{AD8055のスルーレート} = 1000\text{V}/\mu\text{S} @4\text{V}$$


$$\text{FPBW} = 1000 \times 10^6 / 2\pi \times 2 = 80\text{MHz}$$

【参考資料】 サンプルング・クロック・ノイズの影響による変換精度の劣化 (ADC/DACどちらも同じです)






コンバータ入出力はトランス or アンプ??

例えば高速DAコンバータの出力はほとんど電流出力です



VS



差動アンプとトランスのTPO(ADC/DAC)

- 扱う信号の周波数帯域とシステムの要求仕様により、何が重要な特性なのか判断しなければなりません。

パラメータ	セレクション	備考
周波数帯域	トランス	5 GHzぐらいまでアンプで可能
ゲイン設定	差動アンプ	アンプは外付け抵抗で可変
通過域の平坦性	差動アンプ	トランス巻線比は2倍ぐらいまで
電源の必要性	トランスは不要	電力増幅が必要ならアンプ
ノイズ	トランス	ただし巻線比でノイズを増幅
DC vs AC	差動アンプ (DC-AC) トランス (DCブロック)	バラン (Balun) を使用すると帯域は最大。


100MHzまでの信号帯域であれば、ほとんどの場合差動アンプでADCの入力駆動回路が容易に可能。

高速システムの場合 まとめ

- ❖ 一概に高速コンバータといっても10MSPS～数GSPSまで、最も広い性能のバリエーションがあります。
- ❖ 多くの場合高速コンバータは、差動信号です。そのため差動⇔シングル変換回路技術が必須です。
 - 1GHz以下の信号：差動アンプ/トランス 1GHz以上：トランス（AC信号）
 - 差動電流出力DAコンバータの場合は、抵抗負荷による電圧変換が便利
 - 一般的に差動アンプのほうが設計が簡単です。
- ❖ 逐次比較型ADCはサブレンジング型に比べ変換速度は遅いのですが、使い方の柔軟性が高くなっています。
- ❖ 最新のコンバータの多くはシリアル・データ伝送です。（例：JESD204）デジタル側の負担が重くなります。
- ❖ コンバータ素子のNFは、リニア素子に比べて劣ります。信号振幅の大きい状態にして、入出力してください。

(その4) 汎用システムの場合

いわゆる『汎用システム』というものはありません



- 必要な精度と速度(信号帯域)により素子を選びます
- 今までの3種のケースでの考え方を応用し、素子を選びます。

まとめ

- ❖ 汎用システムとして何が特長なのかにより、必要とする特性や特長がすこしずつ異なるはずです。
- ❖ これらをもとに、今までの解説の内容を応用します。
 - サンプルング速度が10MSPSを超えるようであれば、高速システムの項を
 - 信号の振幅が数10mV以下であれば、高精度システムの項を
 - もし上記の二つが重なれば、両方を
 - バッテリ動作やリモート・システムであれば低電力の項を
 - 低ノイズのシステムでは、高精度システムの項を
 - このほかいくつかの組み合わせが考えられます。




想像を超える可能性を
AHEAD OF WHAT'S POSSIBLE™

システム要求仕様とトレードオフ

システム性能とトレードオフ


必要とされる特性と相反する特性が必ず存在します。

高速化、広帯域化
低ノイズ、広ダイナミックレンジ




低消費電力化

広帯域化




低ノイズ、広ダイナミックレンジ化

低電力化




低ノイズ化
制御の複雑化

広ノイズフリービット



高速化

高速化



省レイアウト面積
制御の複雑化

回路や信号経路の工夫により、ある程度両立させることができますが使用する条件を十分に検討してください。



想像を超える可能性を
AHEAD OF WHAT'S POSSIBLE™

参考技術資料、ビデオ、 書籍の紹介

参考技術資料、ビデオ、書籍の紹介

【技術資料】

- ❖ AN-280 Mixed Signal Circuit Techniques 配線等のテクニック
- ❖ AN-282 Fundamentals of Sampled Data Systems サンプリングシステムの基礎理論
- ❖ AN333 Design and Layout of Video Graphics System for Reduced EMI 高速PCBレイアウトとEMI
- ❖ AN345 Grounding for Low and High Frequency Circuits
- ❖ AN348 Avoiding Passive Component Pitfalls周辺に使う受動素子の特性と誤差要因
- ❖ AN351 Ask the Applications Engineer-2 (Trimming A/D's and D/A's ハードウェアトリムの方法
- ❖ AN539 Errors and error budget analysis in instrumentation applications 計装/作動アンプ 誤差解析
- ❖ AN586 LVDS Data Outputs for High-Speed Analog-to-Digital Converters 高速インターフェース
- ❖ AN615 Peak to Peak Resolution Versus Effective Resolution 分解能と有効ビット
- ❖ AN756 Sampled Systems and the Effects of Clock Jitter and Noise 高速システムのクロック
- ❖ MS2022 [Seven Steps to Successful Analog-to-Digital Signal Conversion](#) ADC基礎
- ❖ MS2629 [High Speed Converters: An Overview of What, Why, and How](#) 高速ADC
- ❖ [Powering High Speed Analog-to-Digital Converters with Switching Power Supplies](#) 高速ADCの電源
- ❖ [Software Calibration Reduces D/A Converter Offset and Gain Errors](#)

【ビデオ】

- ❖ Filtering101:アナログ v s デジタル (日本語サブタイトル)
- ❖ Designing Wideband Frontends For GPS Converters
- ❖ 高速回路で高性能を実現するプリント基板レイアウトの基本 (完全翻訳版)

デモ展示のご案内（加賀デバイス(株) ADMカンパニー殿） 高精度シグナルチェーン最適化の実例



- ❖ 高精度、広ダイナミックレンジを持つADコンバータ AD7175-2を使った、光センサー出力測定システムのデモ装置の展示です。
- ❖ 同じハードウェアでも、要求される特性に合わせて動作条件をチューニングし、異なる測定結果を得ます
- ❖ AD7175-2 : 24ビット シグマデルタADC、5SPS~250kSPS、INL=1ppm、ノイズフリービット24ビット

Quiz の頁

全問正解者の中より抽選でプレゼントを差し上げます。
回答はアンケート用紙にご記入ください。

クイズ【1】

(問題 1)

0～1000℃の温度変化で0～10mVの出力が出る温度センサーの出力をAD変換して0.1℃の分解能で測定しようと考えています。コンバータの分解能は最低何ビット以上必要でしょうか？

- ① 12ビット
- ② 14ビット
- ③ 16ビット

参考数表 2の乗数

2^8	256	2^{13}	8192	2^{18}	262144
2^9	512	2^{14}	16384	2^{19}	524288
2^{10}	1024	2^{15}	32768	2^{20}	1048576
2^{11}	2048	2^{16}	65536	2^{21}	2097152
2^{12}	4096	2^{17}	131072	2^{22}	4194304

クイズ【2】

(問題 2)

AD変換やDA変換のデータ処理であるデジタル信号処理部分について、**正しくないもの**は次のうちのどれでしょうか。

- ① デジタル・フィルタリングにより帯域を制限し、AD変換結果のSN比を改善します。これにより有効ビットを改善します。
- ② デジタル・データで表現されている信号振幅は、本来の信号とは僅かな差があり実信号とは異なります。
- ③ シグマ・デルタADコンバータは、内部に高機能のデジタル・フィルタリング機能を内蔵しているため、アンチエイリアス・フィルタは通常不要です。