DC/DCコンバータにおける フェライト・ビーズの活用法

著者: Jefferson Eco/Aldrick Limjoco

はじめに

フェライト・ビーズは、周波数の高い電源ノイズを除去 するためによく使われます。ミックスド・シグナルIC のアナログ電源やデジタル電源のような電源レールをク リーンな状態で共有できるようにするとともに、レール 間の高周波絶縁を実現するための有効な手段となります。 受動デバイスであるフェライト・ビーズは、広い周波数 範囲に対し、高周波ノイズのエネルギーを除去する役割 を果たします。特定の周波数範囲では抵抗性の素子とし て働き、ノイズの耳線続して使用しますが、通常はフェラ イト・ビーズの両側には接地したコンデンサを接続しま す。それによってローパス・フィルタを形成し、高周波 の電源ノイズがさらに低減します。

しかし、システム設計においてフェライト・ビーズの使い 方を誤ると、悪影響が生じてしまうことがあります。例え ば、フェライト・ビーズとデカップリング・コンデンサを 組み合わせてローパス・フィルタを構成したところ、望 ましくない共振が生じてしまったということが起こり得 ます。あるいは、DCバイアス電流が変化した結果、フェ ライト・ビーズが備えるEMIの抑制能力が低下してしま うこともあります。フェライト・ビーズの性質を正しく 理解し、それについて考慮することにより、そうした問 題を回避することが可能になります。

本稿では、電源システムでフェライト・ビーズを使用す る場合に、システム設計者が認識しておくべき重要な検 討事項について説明します。例えば、DCバイアス電流が 好ましい値ではない場合や望ましくないLC共振が生じて いる場合に、インピーダンスの周波数特性はどのように なるのかといったことです。そのうえで、共振の問題に 対処するための複数のダンピング(減衰)手法を紹介す るとともに、それぞれの有用性を比較します。

本稿では、DC/DCスイッチング・レギュレータの出力フィルタにフェライト・ビーズを適用した場合の効果につ

いて検討していきます。レギュレータの例としては、ア ナログ・デバイセズ (ADI)の「ADP5071」を取り上げ ます。同製品は、独立した正と負の出力を備えており、出 力電流はそれぞれ2A、1.2Aです。また、本稿では、主に 表面実装パッケージでチップ型のフェライト・ビーズを 例にとります。

簡素化したシミュレーション用モデル

フェライト・ビーズは、図1(a)に示すような回路とし てモデル化できます。ご覧のように、抵抗、インダクタ、 コンデンサで構成されています。R_{DC}はフェライト・ビー ズのDC抵抗に相当します。C_{PAR}、L_{BEAD}、R_{AC}は、それぞ れ寄生容量、ビーズのインダクタンス、ビーズに依存す るAC抵抗(ACコア損失)です。

フェライト・ビーズには、誘導性、抵抗性、容量性の3 つの応答領域があります。各領域は、図1(b)のような ZRXグラフで確認できます。ここで、Z、R、Xは、それ ぞれビーズのインピーダンス、抵抗、リアクタンスです。 高周波のノイズを低減するには、ビーズが抵抗性領域に なければなりません。EMI(電磁波干渉)の排除が必要 な場合、特にこの点が重要になります。同領域において、 ビーズは、高周波ノイズを減衰するとともに、そのエネ ルギーを熱として消費する抵抗のように動作します。抵 抗性領域は、ビーズのクロスオーバー周波数(X=R)か ら、ビーズが容量性になるまでの領域です。容量性にな るのは、容量性リアクタンス(-X)の絶対値がRと等し くなる周波数です。

この簡素化した回路モデルは、1GHz未満の範囲でフェ ライト・ビーズのインピーダンス特性を近似する際に使 用できます。

図1(b)は、TE Connectivity(旧Tyco Electronics)社 の積層フェライト・ビーズ「BMB2A1000LN2」の例で す。DCバイアス電流がゼロという条件で、同製品のZRX 応答をインピーダンス・アナライザで測定しました。



図1. (a) は簡素化した回路モデル。 (b) はTE Connectivity社のBMB2A1000LN2で測定したZRXグラフ

このZRXグラフにおいて、ビーズがほぼ誘導性を示す領 域(Z≒XL;L_{BEAD})のインダクタンスは、次の式で計 算されます。

$$L_{BEAD} = \frac{X_L}{2 \times \pi \times f} \tag{1}$$

ここで、fはビーズの誘導性領域に含まれる周波数です。 この例では、fの値は30.7MHzです。XLは、30.7MHzに おけるリアクタンスであり、値は233Ωです。

これらの値を式(1)に代入すると、インダクタンスL_{BEAD}は1.208μHとなります。

ビーズがほぼ容量性を示す領域(Z≒|XC|;C_{PAR})の寄生 容量C_{PAR}は、次の式で計算できます。

$$C_{PAR} = \frac{1}{2 \times \pi \times f \times |X_C|}$$
(2)

ここで、fはビーズの容量性領域に含まれる周波数です。 この例ではfの値は803MHzです。|XC|は、803MHzにお けるリアクタンスで118.1Ωです。

これらの値を式(2)に代入すると、寄生容量C_{PAR}は 1.678pFとなります。

DC抵抗R_{bc}の値は、メーカーのデータシートによると 300m Ω です。AC抵抗R_{Ac}は、フェライト・ビーズが純 粋に抵抗性を示す領域におけるピークのインピーダンス です。このR_{Ac}は、ZからR_{bc}を引いた値になります。R_{bc} は、このピークのインピーダンスに比べて非常に小さい ので無視できます。したがって、この例におけるR_{Ac}は 1.082k Ω です。SIMetrix/SIMPLISを搭載する回路シミュ レータ「ADIsimPE」を使用して、インピーダンスの周 波数特性をシミュレーションしました。図2(a)は、回 路シミュレーションに使用したモデルです。上で求めた 計算値を適用しています。図2(b)に、実測値とシミュ レーション結果の両方を示しました。この例では、回路 シミュレーション用のモデルによって、実測値に非常に 近いインピーダンス曲線が得られています。

このフェライト・ビーズのモデルは、ノイズを除去するた めのフィルタ回路の設計と分析に利用できます。例えば、 フェライト・ビーズのインダクタンスの近似値から、デカ ップリング・コンデンサと組み合わせてローパス・フィル タ回路を構成する場合の共振周波数(カットオフ周波数) を求めるといったことが可能です。ただし、この回路モデ ルは、DCバイアス電流がゼロという条件で近似したもの です。そのため、実際にはDCバイアス電流に応じて特性 が変わる可能性があります。つまり、さらに複雑なモデル が必要になるケースもあるということです。

DCバイアス電流に関する検討事項

電源の用途に対して適切なフェライト・ビーズを選択する には、フィルタの帯域幅だけでなく、DCバイアス電流に よって変化するビーズのインピーダンス特性についても慎 重に検討する必要があります。ほとんどの場合、メーカー は100MHzにおけるビーズのインピーダンスしか規定し ていません。データシートには、DCバイアス電流がゼロ のときの周波数応答しか記載されていません。しかし、 電源のフィルタリングを目的とする場合、フェライト・ ビーズを流れる負荷電流がゼロであることは決してあり ません。DCバイアス電流がゼロであることは決してあり ません。DCバイアス電流がゼロから増加すると、フェラ イト・ビーズのすべてのパラメータが著しく変化するの で注意が必要です。

DCバイアス電流が増加すると、コア材の飽和が始まりま す。すると、フェライト・ビーズのインダクタンスは著 しく低下します。インダクタンスの飽和の度合いは、フ ェライト・ビーズのコア材によって異なります。図3(a) に、2種類のフェライト・ビーズのインダクタンスを示し ました。これは、DCバイアス電流に対する標準的な依存 性を表しています。定格電流の50%で、インダクタンス は最大90%低下しています。



図2. (a) は回路シミュレーションに使用したモデル。
(b) はシミュレーション結果と実測値



 図3. (a) はフェライト・ビーズのインダクタンスの DCバイアス電流に対する依存性。(b) と(c) はDC バイアス電流を変化させた場合のインピーダンスの 周波数依存性。(b) はTDKのMPZ1608S101A、
(c) はWürth Elektronik社の742 792 510の実測値

電源ノイズを効果的に除去するには、フェライト・ビー ズを定格DC電流値の約20%の値で使用します。上の2つ の例に示したように、定格電流値の20%とした場合、定 格6Aのビーズのインダクタンスは約30%、定格3Aの ビーズのインダクタンスは約15%まで低下します。フェ ライト・ビーズの定格電流は、規定された温度上昇に対 して耐えられる最大の電流値を示したものです。フィル タとしての機能を実現する際に使用する性質の値ではあ りません。

DCバイアス電流の影響は、インピーダンスの周波数特 性にも現れます。DCバイアス電流が増加するに連れて インピーダンスが低下し、フェライト・ビーズの効力と EMIの除去能力も低下します。図3(b)と(c)は、DC バイアス電流によってフェライト・ビーズのインピーダ ンスが変化する様子を示したものです。定格電流のわず か50%を流しただけで、100MHzでの実効インピーダン スは、TDKの「MPZ1608S101A」(100Ω、3A、0603) では100Ωから10Ωへ、Würth Elektronik社の「742 792 510」(70Ω、6A、1812)では70Ωから15Ωへと、大き く低下しています。

システム設計者は、DCバイアス電流がフェライト・ビーズのインダクタンスと実効インピーダンスに及ぼす影響について十分に理解しておかなければなりません。この点は、大電流が必要なアプリケーションにおいて非常に重要な要素になる可能性があります。

LC共振の影響

フェライト・ビーズとデカップリング・コンデンサを組み 合わせると、共振のピークが生じることがあります。そ の影響は見過ごされがちですが、回路のリップルとノイ ズを減衰させるのではなく、むしろ増幅してしまう可能 性があるので非常に重要です。多くの場合、そのピーク は、DC/DCコンバータで一般的に使用されるスイッチン グ周波数の付近に生じます。

ローパス・フィルタ回路は、フェライト・ビーズのイン ダクタンスとQ値の高いデカップリング容量で構成され ます。このローパス・フィルタ回路には、共振周波数 があります。その周波数がフェライト・ビーズのクロス オーバー周波数よりも低い場合にピークが生じます。そ の結果として、フィルタの減衰量が不足する状態になり ます。 図4(a)は、TDKのMPZ1608S101Aについて、インピー ダンスの周波数特性を実測した結果です。抵抗成分によ って不要なエネルギーを消費するわけですが、その値は 約20MHz~30MHzに達するまで大きくなりません。そ れ以下の周波数領域では、フェライト・ビーズは依然と してQ値が非常に高く、理想的なインダクタとして機能 します。フェライト・ビーズを用いた典型的なフィルタ では、0.1MHz~10MHzの範囲にLC共振周波数が現れま す。300kHz~5MHzの標準的なスイッチング周波数を使 用するには、フィルタのQ値を下げるために、さらなる ダンピングを行う必要があります。



 図4. (a)はMPZ1608S101AのZRXグラフ。
(b)はフェライト・ビーズとコンデンサから成る ローパス・フィルタのS21応答

この影響の例として、フェライト・ビーズとコンデ ンサから成るローパス・フィルタのS21周波数応答 を図4(b)に示します。ご覧のようにピークが生じ ています。使用したフェライト・ビーズは、TDKの MPZ1608S101A(100Ω、3A、0603)です。デカップ リング・コンデンサは、村田製作所が提供する低ESR (等価直列抵抗)のセラミック・コンデンサ「GRM-188R71H103KA01」(10nF、X7R、0603)です。負荷 電流は数μAのレベルとしました。

ダンピングを適用することなくフェライト・ビーズで 構成したフィルタは、そのQ値によって約10dB~15dB のピークを生じさせる可能性があります。図4(b) では、2.5MHzの付近にゲインが10dBにも及ぶピー クが生じています。また、1MHz~3.5MHzでは信 号が増幅されます。このピークが、スイッチング・ レギュレータの動作周波数帯に生じると問題が起き ます。スイッチングに伴う好ましくない成分が増幅 され、フェーズ・ロック・ループ(PLL)、VCO (電圧制御発振器)、分解能の高いA/Dコンバータ (ADC)といった感度の高い負荷の性能を損なう恐れが あるのです。図4(b)は、非常に負荷が軽い(数µAレベ ル)という条件の下で得られた結果です。現実として、数 µAから1mAの負荷電流しか必要としない回路(システム のうちの一部)や、動作モードに応じて省電力のために 停止する回路に向けた電源回路も存在します。そのため、 数µAレベルというのも現実的に起こり得る条件だと言え ます。なお、ピークが生じると、システム内のノイズが 増大して不要なクロストークが発生する恐れがあります。

図5に示したのは、ADP5071のアプリケーション回路例です。その正出力には、フェライト・ビーズを使って構成したフィルタを接続しています。図6は、ADP5071の 正出力を周波数軸で見たもの(出力スペクトル)です。ス イッチング周波数は2.4MHz、入力電圧は9V、出力電圧は 16V、負荷電流は5mAとしています。



図5. ADP5071のアプリケーション回路例。 ビーズとコンデンサから成るローパス・フィルタを 正出力に接続している



図6. 負荷電流が5mAの場合のADP5071の出力スペクトル

フェライト・ビーズのインダクタンスと10nFのセラミッ ク・コンデンサにより、2.5MHz付近に共振のピークが生 じています。2.4MHzの基本リップル周波数は減衰される どころか、10dBも増幅されています。 共振のピークに影響するその他の要因としては、フェライ ト・ビーズを使って構成したフィルタの直列インピーダン スと負荷インピーダンスが挙げられます。リース抵抗を高 くすれば、ピークはかなり低減されます。しかし、そうす ると負荷に対するレギュレーションの能力が低下してしま います。そのため、実際にはこの方法は採用できません。 直列抵抗によって電圧降下が生じるので、負荷電流の増 加に伴って出力電圧が低下することになります。負荷が 軽い場合には、大きなピークが生じます。

ダンピング手法の比較

ここでは、共振のピークを大幅に低下させるために使用で きるダンピング手法を3つ紹介します(図7)。





図7.3種のダンピング手法と、 それぞれを適用した場合の周波数応答

方法Aは、デカップリング・コンデンサのパスに抵抗を 直列に接続するというものです。それによって、回路の 共振が減衰します。ただし、高い周波数におけるバイパ ス効果は低下します。方法Bでは、小さな抵抗をフェライ ト・ビーズに並列に接続します。この方法でも回路の共振 は減衰します。しかし、高い周波数におけるフィルタの 減衰特性が低下してしまいます。図8に、MPZ1608S101A のインピーダンスと周波数の関係を示しました。この 図には、10Ωの並列抵抗を接続した場合と接続しない場 合の特性を示しています。緑色の点線は、フェライト・ ビーズに10Ωの抵抗を並列接続した場合のトータルのイ ンピーダンスです。このインピーダンスの値はかなり低 減されており、10Ωの抵抗が支配的になっています。し かし、10Ωの並列抵抗を接続したフェライト・ビーズのク ロスオーバー周波数は3.8MHzで、フェライト・ビーズ単 体のクロスオーバー周波数である40.3MHzと比べてかなり 低くなります。そのため、フェライト・ビーズは、はるか に低い周波数範囲で抵抗性を示し、Q値が低下することに よってダンピング性能が改善されます。



(b) はその拡大図

方法Cでは、容量の大きいコンデンサC_{DAMP}とダンピング 抵抗_{DAMP}を直列接続したものを追加します。多くの場合、 これが最善の方法です。

コンデンサと抵抗を追加すると、回路の共振が減衰しま す。しかも、高周波におけるバイパス効果は低下しませ ん。この方法では、容量の大きいコンデンサによってDC が遮断されます。そのため、抵抗で過度に電力が消費さ れることもありません。このコンデンサの容量は、すべ てのデカップリング・コンデンサの総容量よりもはるか に大きくする必要があります。しかし、それによってダ ンピング抵抗の値は小さくて済みます。 ピークを低減するために、共振周波数におけるコンデン サのインピーダンスは、ダンピング抵抗よりも十分に小 さい必要があります。

図9は、図5に示したアプリケーション回路に方法Cのダン ピング手法を適用した結果です。この図でも、ADP5071 の正出力を周波数軸で見ています。C_{DAMP}とR_{DAMP}として は、それぞれ1μFのセラミック・コンデンサと2ΩのSMD 抵抗を使用しました。結果として、2.4MHzにおける基本 波リップルは5dB減少しています。これは、図6で10dB増 加していたのとは対照的です。



図9. ADP5071の出力スペクトル。 ビーズとコンデンサから成るローパス・フィルタに、 方法Cのダンピングを適用した場合の結果

一般に、方法Cが最も洗練された手法だと言えます。しかも、ダンピング専用の高価なコンデンサを購入することなく、セラミック・コンデンサに抵抗を直列に接続することによって実装できます。最も安全な方法は、試作を行った際に調整できるように設計しておき、不要ならば抵抗を取り外せるようにしておくことです。この手法の欠点は、部品のコストが余分にかかり、必要な基板面積が大きくなることだけです。

まとめ

本稿では、フェライト・ビーズを使用する際に考慮すべ き主な検討事項について説明しました。また、フェライ ト・ビーズの簡単な回路モデルも紹介しました。そのモ デルを使用し、DCバイアス電流がゼロであるという条 件の下でインピーダンスの周波数特性をシミュレーショ ンしました。それにより、実測値に非常に近い結果が得 られることもわかりました。

また、本稿では、DCバイアス電流がフェライト・ビーズ の特性に及ぼす影響についても説明しました。DCバイア ス電流が定格電流の20%よりも大きい場合、フェライト・ ビーズのインダクタンスは著しく低下する可能性がありま す。そのような電流は、フェライト・ビーズの実効イン ピーダンスを引き下げ、EMIの除去能力を低下させる恐れ があります。DCバイアス電流が流れる電源レールにフェ ライト・ビーズを適用する場合、その電流によってフェラ イト材が飽和し、インダクタンスが大きく変化することが ないようにしなければなりません。

フェライト・ビーズは誘導性のデバイスなので、Q値の 高いデカップリング・コンデンサと組み合わせる場合に は細心の注意が必要です。回路に望ましくない共振が発 生し、効果をもたらすどころか悪影響が出る場合もある からです。しかし、本稿で提案したダンピング手法であ れば、不要な共振を簡単に防止することができます。容 量の大きなデカップリング・コンデンサとダンピング抵 抗を直列接続し、負荷の両端に追加するだけです。フェ ライト・ビーズを正しく利用すれば、効果的かつ安価に 高周波のノイズとスイッチングによる遷移を低減するこ とができます。

関連資料

AN-583 Application Note [Designing Power Isolation Filters with Ferrite Beads for Altera FPGAs] Altera

「Application Manual for Power Supply Noise Suppression and Decoupling for Digital ICs」 村田製作所

Chris Burket 「All Ferrite Beads Are Not Created Equal— Understanding the Importance of Ferrite Bead Material Behavior」TDK

Jefferson Eco、Aldrick Limjoco AN-1368 アプリケー ション・ノート「フェライト・ビーズの特性を知る」 Analog Devices

David B. Fancher **[ILB**, ILBB Ferrite Beads: Electromagnetic Interference and Electromagnetic Compatibility (EMI/EMC) **]** Vishay Dale

Lee Hill, Rick Meadors [Steward EMI Suppression] Steward

Ken Kundert 「Power Supply Noise Reduction」 Designer's Guide Consulting

Steve Weir 「PDN Application of Ferrite Beads」 IPBLOX, LLC

謝辞

技術的な知識についてご教授/ご助言いただいたアイルランドリムリック大学のJeff Weaver氏、Donal O'Sullivan 氏、Luca Vassalli氏、Pat Meehan氏に感謝します。



著者:

Jefferson A. Eco (jefferson.eco@analog.com) は、2011年5月にADIのフ ィリピン支社に入社しました。現在はアプリケーション開発エンジニアと して業務に携わっています。フィリピンのカマリネス・ポリテクニック大 学で電子工学の学士号を取得しています。

Aldrick S. Limjoco (aldrick.limjoco@analog.com) は、2006年8月にADI に入社しました。現在はアプリケーション・エンジニアを務めています。フ ィリピンのデ・ラ・サール大学で電子工学の学士号を取得しました。スイッ チング・レギュレータの出力リップルのフィルタリング手法に関する米国特 許を保有しています。



Aldrick S. Limjoco

Jefferson A. Eco

この著者が執筆した 他の技術文書 スイッチング・レギュレ ータの出力ノイズを理解 し、電源設計を加速する Analog Dialogue 48-08