

在16通道演示器中验证的经验型 多通道相位噪声模型

Peter Delos, 技术主管 Mike Jones, 首席电气设计工程师

摘要

本文详细介绍一种在大型多通道系统中预测相位噪声的系 统方法,并将预测到的值与在16通道S频段演示器上测量到 的值进行比较。这种分析方法基于一小组测量值,可用于估 算相关和不相关的噪声贡献。仅依靠少数几个测量值,就可 以预测大范围条件下的相位噪声。其观点是:任何特定设计 都需建立自己的系统噪声分析,而16通道演示器则提供一个 特定设计示例作为基础。本文讨论基于16通道演示器的假设 和相关限制,包含该假设何时适用,以及何时因为系统复杂 性增加需要增加额外的噪声项。本文主要描述如何在RF系 统中实施相位噪声优化。1-6 在适当情况下,提供描述本分析 中使用的基本原理的参考资料。

简介

相位噪声是衡量所有RF系统设计的一个重要的性能指标。在相 控阵这类大型多通道RF系统中,通道之间彼此关联,其目标之一 就是利用分布式接收器和发射器的关联组合,从阵列层级改善 动态范围。要达成此目标,面临着一项系统工程挑战;分解出系 统中相关和不相关的噪声项。本文展示一种能估算16通道RF演 示器的相位噪声的系统方法,以帮助系统工程师开发出一种能 评估大型系统的噪声性能的分析方法。 相控阵内的信号都包含在通道上不相关的噪声项和在通道上相 关的噪声项。分布式组件的附加噪声就是不相关的。但是,分布 式组件共用的信号会产生相关的噪声成分。挑战在于:如何快速 识别架构中的相关噪声项。共通或共享的内容都会在通道中引 发相关噪声。示例包括共用L0、时钟或电源。随着系统复杂性增 加,解决这些噪声项会变得很困难。所以,如果能使用直观方法 从噪声角度重新绘制架构,并且快速识别相关噪声贡献项,将对 构建下一代系统的系统设计人员大有助益。

在本文中,我们通过16通道S频段系统来演示方法,证明仅使用几 个经验测量值,就可以较为准确地预测其他多种通道组合下的 相位噪声。对于这种经验模型,关键的一点是需要一些实际测量 值。要从组件仿真直接进入大型多通道相位噪声估算(且具有不 错的精度)并不容易。但是,仅使用几个测量值,就能提取出相 关和不相关的噪声项,使得多通道估算值较为准确。我们的测量 将预估值(1dB以内)和16通道S频段演示器的测量值进行匹配。

相关和不相关噪声求和的背景

在自由空间或RF信号处理组合信号时,每个信号增加的噪声为

$$v_T = \sqrt{v_1^2 + v_2^2 + 2cv_Iv_2} \tag{1}$$

其中c表示相关系数,范围为-1至+1。如果c = -1,噪声被消除; 如果c = 0,噪声不相关;如果c = 1,噪声完全相关。



图1.16通道演示器,该平台包含4个AD9081芯片。每个AD9081芯片包含4路射频 DAC和4路射频 ADC,提供总共16路发射和16路接收通道。

假设校准用于一致合并主信号,主信号将以20logN水平增加,其中 N是通道数。

- ▶ 如果噪声项不相关(c = 0), 噪声会以10logN增加。信号电平以 20logN速率增加(比噪声速率大10logN), SNR会随之改善10logN。
- ▶ 如果噪声项相关(c = 1), 噪声和信号一样, 也以20logN的速率增加, 所以SNR不会改善。对于分布式系统来说, 这并不是理想的结果。
- ▶ 在噪声抵消电路中, 会产生负相关系数。记下此案例, 是为了 补证公式1, 但不加以详述。

事实上,大型分布式系统包含在通道中部分相关的噪声成分。所 以,需要开发一种实用且直观的系统级噪声模型的方法。

16通道演示器

为了在多通道环境中评估最新的高速数据转换器,16通道直接S 频段射频采样平台被开发出来。该平台包含4个AD9081 MxFE[®](混 合信号前端)芯片。每个AD9081芯片包含4个RF DAC和4个RF ADC,提 供总共16个发射和16个接收通道。 16通道评估平台因为具有4个MxFE 芯片,所以命名为Quad-MxFE。 总体框图和板图片分别如图1和图2所示。



图2. Quad-MxFE是一个16通道演示器。

多通道相位噪声模型

图1所示的16通道开发平台框图显示了其功能范围。从图中可以看 出,开始时并不清楚如何查看相关和不相关噪声组件导致的噪 声部分。需要提供一种方法,从噪声的角度考虑系统架构。可以 通过一份草图,指出所有通道都存在的噪声项、至于某些通道组 相关的噪声项,以及与通道完全无关的噪声项。图3是对16通道 开发平台的图解,将噪声项分为三类。

- ▶ 时钟噪声: Quad-MxFE提供适用于多种时钟配置的选项。关于 使用的特定配置,需要在相位噪声模型中进行说明。我们的 测试跨所有通道使用1个通用低相位噪声时钟,或者使用4个 独立的分布式ADF4371锁相环(PLL)频率合成器来作为4个MxFE各 自的时钟输入。对于单个通用时钟,此噪声与所有16个组合通 道相关。对于使用4个ADF4371 PLL (1个MxFE 1个)的情况,PLL噪 声与每个MxFE相关,但跨MxFE无关,而基准电压源噪声则跨所 有通道相关。
 - Peter Delos名为"带有分布式锁相环的相控阵的系统级L0相位 噪声模型"的文章总结了处理分布式锁相环的分析方法。这份参考资料所用的分析方法说明了基准频率、分布式系统和 PLL电路的噪声分量,并说明了PLL环路带宽造成的影响。
- ▶ 每个MxFE导致的相关噪声:这是来自MxFE,与MxFE中的每个通 道相关的噪声。在此分析中,每个MxFE的相关噪声包括每个芯 片中常见的附加噪声,以及芯片内部各通道中常见的电源效应。
- ▶ 每个通道的不相关噪声:这是来自不同通道的噪声差异。包括DAC内核和所有放大器附加相位噪声。在公式2中,此项被标注为TXNoise。

根据所述的相位噪声的贡献分量,可以如下所示计算相位噪声 总和。 Quad MxFE Combined TX Phase Noise

$$= 10 \times log 10 \left[\frac{1}{NumClocks} 10^{\left(\frac{ClockNoise}{10}\right)} + \frac{1}{NumMxFEs} 10^{\left(\frac{CorrelatedNoisePerMxFE}{10}\right)} + \frac{1}{NumDACs} 10^{\left(\frac{TXNoise}{10}\right)} \right]$$
(2)

接下来, 会提供一些额外的细节, 介绍如何简化此模型, 以适用 于此测试台。

- ▶ 电源效应:在低相位噪声设计中,电源相位噪声是一个需要 重点考虑的因素。有关可用于解决电源噪声问题的方法,请 参阅文章"电源调制比揭秘: PSMR和PSRR有何区别"和"改进 的DAC相位噪声测量支持超低相位噪声DDS应用。"在本文的 分析中,电源效应被视为公式2中捕捉的噪声项的子项。如果 电源噪声是IC中的相位噪声的主要来源,且遍布在所有通道中, 则需要像本文之前使用的每个MxFE导致的相关噪声一样,将 此效应当做相关项进行说明。
- 基准振荡器噪声:在大型系统中,基准振荡器噪声贡献分量 需要按文章"带有分布式锁相环的相控阵的系统级LO相位噪 声模型"中所述的一样进行分配。这个测试台使用极低的相 位噪声基准电压源,产生的噪声分量比其他分量低得多,所 以未在噪声总和公式中特别指出。

通过测量来验证模型

在公式2介绍了组合相位噪声模型之后,下一个问题是"如何得 到公式中使用的噪声贡献分量值?"在使用Quad-MxFE测试台时, 可使用测量值来提取所需的信息:

- ▶ 时钟源的绝对相位噪声
- ▶ 不同MxFE的通道的附加相位噪声
- ▶ 同一个MxFE的通道的附加相位噪声



图3. 从时钟相位噪声角度重新绘制的图1。

测试设置和测量值如图4所示。图4(b)和图4(c)提供去除了共用时 钟源的附加噪声测量。测量单个MxFE中的附加相位噪声时,也会 去除MxFE中跨通道的相关噪声。但是,在测量跨MxFE的附加相位 噪声时,测量值中会包含MxFE中的相关噪声。

最后一步是将测量数据更改为公式2中使用的三个项,如下所示:

- 1. 时钟噪声 = 时钟相位噪声测量值 (图4(a)) + 20log (F_{uut}/FCLOCK)
- 每个MxFE导致的相关噪声 = 跨MxFE的附加相位噪声 (图4(b)) -通用MxFE的附加相位噪声 (图4(c))。注意,进行此计算时,需 要先转化为线性功率,然后减去,然后重新转化为dB,得出 10log (10[^] (跨MxFE的附加相位噪声/10) - 10[^] (通用MxFE的附加 相位噪声/10))
- 3. TxNoise = 通用MxFE的附加相位噪声 (图4(c))。

关于附加相位噪声测量的附加备注:我们发现,使用此硬件时, 上述项2和3的噪声项也随频率扩展。转化为其他频率时,还额外 需要20log(F_{0UT}/F_{MEAS})。并非所有硬件都是如此,每项设计需要单独 评估此项。

测量案例1:通用低相位噪声时钟

执行此测量时,在整个16通道演示器中使用一个低噪声12 GHz时钟。时钟源为SMA100B,如图1所示被注入到外部时钟注入节点中。 所示的条件适用于3.2 GHz发射输出频率。

从图5(b)可以看出,跨MxFE的相关噪声是最主要的贡献分量。在 系统中增加MxFE后,这种噪声贡献分量会增大,之后受通用时钟 源限制。根据每种贡献分量的曲线形状,仅在曲线上增加几个点 不足以得出准确的预测,所以我们发现最好是直接在公式2中使 用图5(b)中的数据。然后,进行一系列计算来验证该模型。从图6 至图8可以看出,该模型提供的预测值准确度非常高。



图4. 使用三项测量来验证相位噪声模型。





图5. a)用于验证相位噪声模型的测量值, b)计算得出的在模型中使用的相位噪声贡献分量。这是针对所有MxFE共用一个时钟的情况。



图6. 3.2 GHz时16通道的测量值和模型预测值。



图7.3.2 GHz时8通道的测量值和模型预测值。两图之间的差异在于: MxFE如何共用发射通道。



图8.3.2 GHz时4通道的测量值和模型预测值。两图之间的差异在于: MxFE如何共用发射通道。

一些关于测量值和预测值的观察值得注意。在许多情况下,预测 值几乎与测量值完全一样。在某些情况下,测量值略低于预测 值。我们承认这一点,但无法给出准确描述。图8左侧的图提供了 一个潜在的指示器。当放大这些图时,我们发现预测值与两个测 量示例匹配,但测量案例的值稍高一点。可能是因为在AD9081 芯 片中,每个MxFE导致的相关噪声不完全相同,导致出现一些差异。第5节中描述的一些简化假设可能也是导致出现差异的原因。在这些示例中,预测都相当准确,我们认为这种方法对这种 设计是有效的。

测量案例2: 每个MxFE的分布式PLL

在本测量中,4个MxFE每个使用一个单独的ADF4371,如图1所示。 ADF4371锁定使用低相位噪声500 MHz的基准电压源,设置提供 12 GHz输出。图9显示用于验证模型的测量值和噪声贡献分量。

在本示例中, PLL是主要的噪声源, MxFE贡献的噪声分量远低于时 钟噪声。如图10所示, 根据分布式系统使用的PLL的数量, 组合噪 声相应改善。

结论

本文显示能够相当准确地预测组合通道中的相位噪声的经验模型。使用此方法的前提是:首先从噪声源的角度查看该系统,并 重新绘制框图,以便查看相关项和不相关的项。 我们还着重突出"经验"一词,这意味着建议方法是通过观察或 经验进行验证,而不是根据理论或纯逻辑进行验证。对于相位噪 声示例,提出的观点是要评估区域和贡献分量,需要使用一些测量 值和观察结果。了解上述这些之后,即可系统性地计算系统噪声。

本文使用的数据和公式在一定程度上只适用于该硬件,基于之前描述的观察结果。但是,这种方法可用于任何多通道系统。更通用的框图如图11所示。先介绍系统基准振荡器,然后根据通道级硬件绘制时钟和L0分布,可以更直观地查看大型系统中的噪声贡献源。



图9. A) 使用独立的ADF4371芯片作为时钟输入源时, 用于验证相位噪声模型的测量值, b) 计算得出的在模型中使用的相位噪声贡献分量。这是针对每个 MxFE的分布式PLL的情况。



图10. 在使用ADF4371作为每个MxFE的时钟源时, 在组合多个相位一致的发射通道之后, 在3.2 GHz时的测量值和根据模型得出的预测值。



图11. 从相位噪声角度绘制的通用相控阵示意图。每个信号都包含噪声项, 它们是阵列中分布的噪声分量的组合。从这个角度重新绘制系统图之后, 可以 更容易在系统层面显示关于相关和不相关噪声的跟踪。如果设计人员先绘制系统基准振荡器, 然后根据通道级硬件绘制时钟和L0分布, 可以更直观地显 示大型系统中的噪声贡献源。

参考资料

- ¹ Peter Delos。"带有分布式锁相环的相控阵的系统级L0相位噪声 模型。" ADI公司, 2018年11月。
- ² Peter Delos和Mike Jones。"使用市售收发器的数字阵列:噪声、 杂散和线性测量。"IEEE相控阵大会, 2019年10月。
- ³ Peter Delos。"电源调制比揭秘: PSMR与PSRR有何不同?" ADI公司, 2019年3月。
- ⁴ Peter Delos和Jarrett Liner。"改进的DAC相位噪声测量支持超低 相位噪声DDS应用。"模拟对话,第51卷第3期,2017年8月。
- ⁵ Peter Delos。"锁相环噪声传递函数。" 高频电子, 2016年1月。
- ⁶ Peter Delos。"收发器使用外部本振:降低相位噪声,获得更强射频性能。" ADI公司, 2019年10月。

Michael Jones、Travis Collins、Charles Frick。"DAC/ADC集成电路上的集 成强化型DSP改善了宽带多通道系统。"ADI公司, 2021年5月。 "2端口剩余噪声测量。"Rohde & Schwarz应用笔记。

作者简介

Peter Delos是ADI公司航空航天和防务部的技术主管,在美国北卡罗莱纳州格林斯博罗工作。他于1990年获得美国弗吉尼亚理工大学电气工程学士学位,并于2004年获得美国新泽西理工学院电气工程硕士学位。Peter拥有超过25年的行业经验。其职业生涯的大部分时间花在高级RF/模拟系统的架构、PWB和IC设计上。他目前专注于面向相控阵应用的高性能接收器、波形发生器和频率合成器设计的小型化工作。联系方式: peter.delos@analog.com。

Mike Jones是ADI公司航空航天和防务部的首席电气设计工程师, 在美国北卡罗来纳州格林斯博罗工作。他于2016年加入ADI公司。 从2007年到2016年,他在北卡罗来纳州威尔明顿的通用电气公司 工作,担任微波光子学设计工程师,致力于研发核工业微波和 光学解决方案。他于2004年获得北卡罗来纳州立大学电气工程 学士学位和计算机工程学士学位,2006年获得北卡罗来纳州立 大学电气工程硕士学位。联系方式: mike.jones@analog.com。

在线支持社区

ADI EngineerZone™

访问ADI在线支持社区, ^{中 文 校} 与ADI技术专家互动。提出您的 棘手设计问题、浏览常见问题 解答,或参与讨论。

请访问ez.analog.com/cn



如需了解区域总部、销售和分销商,或联系客户服务和 技术支持,请访问<u>analog.com/cn/contact</u>。

向我们的ADI技术专家提出棘手问题、浏览常见问题解 答,或参与EngineerZone在线支持社区讨论。 请访问<u>ez.analog.com/cn</u>。 ©2021 Analog Devices, Inc. 保留所有权利。 商标和注册商标属各自所有人所有。

"超越一切可能"是ADI公司的商标。

TA23185sc-10/21



请访问analog.com/cn