

# I<sup>2</sup>C 端口扩展器，提供 12 路推挽和 4 路开漏 I/O

## 概述

2 线串口外设 MAX7327 包括 12 路推挽式输出和 4 路可配置的 I/O 端口，每路 I/O 可选择内部上拉和瞬变检测。端口具有 +6V 过压保护，且与供电电压无关。

器件连续监视配置成输入的 I/O 口的状态变化(瞬态检测)，由漏极开路、具有 +6V 容限的  $\overline{\text{INT}}$  输出指示状态的变化。锁存中断能够实现对瞬态变化的检测。当随后通过串行接口访问 MAX7327 时，任何待处理中断均被清除。12 路推挽式和 4 路开漏式输出额定吸收电流为 20mA，可驱动 LED。 $\overline{\text{RST}}$  输入可将串行接口清零，终止任何与 MAX7327 的 I<sup>2</sup>C 通信。

MAX7327 具有两个 4 电平逻辑输入端，支持 16 个 I<sup>2</sup>C 从地址。从地址还能设置 I/O 口的上电状态，并以 4 个端口为一组使能或禁止 40k $\Omega$  内部上拉电阻。


MAX7327 是引脚兼容的端口扩展器系列产品之一，该系列产品提供可选的输入端口、开漏 I/O 和推挽式输出端口(参见表 1)。

MAX7327 提供 24 引脚 QSOP 和 TQFN 封装，工作于 -40°C 至 +125°C 汽车级温度范围。

## 应用

蜂窝电话	笔记本电脑
SAN/NAS	卫星接收机
服务器	汽车电子

## 引脚配置



## 特性

- ◆ 400kHz、I<sup>2</sup>C 串行接口
- ◆ +1.71V 至 +5.5V 工作电压
- ◆ 12 路推挽式输出，额定吸入电流为 20mA
- ◆ 4 个漏极开路 I/O，额定吸入电流为 20mA
- ◆ I/O 口具有 +6V 过压保护
- ◆ 可选择 I/O 口的上电默认状态
- ◆ 锁存瞬态变化，允许在读操作之间进行检测
- ◆ 输入发生变化时产生  $\overline{\text{INT}}$  中断
- ◆ 通过 AD0 和 AD2 输入选择 16 个从地址
- ◆ 低待机电流：0.6 $\mu$ A (典型值)
- ◆ -40°C 至 +125°C 工作温度范围

## 订购信息

PART	TEMP RANGE	PIN-PACKAGE	PKG CODE
MAX7327AEG+	-40°C to +125°C	24 QSOP	E24-1
MAX7327ATG+	-40°C to +125°C	24 TQFN-EP** (4mm x 4mm)	T2444-3
MAX7327AATG+	-40°C to +125°C	24 TQFN-EP** (3.5mm x 3.5mm)	T243A3-1

+ 表示无铅封装。

\*EP = 裸焊盘。

## 选型指南

PART	INPUTS	INTERRUPT MASK	OPEN-DRAIN OUTPUTS	PUSH-PULL OUTPUTS
MAX7324	8	Yes	—	8
MAX7325	Up to 8	—	Up to 8	8
MAX7326	4	Yes	—	12
MAX7327	Up to 4	—	Up to 4	12

典型应用电路及功能框图在数据资料的最后给出。

# I<sup>2</sup>C 端口扩展器，提供 12 路推挽和 4 路开漏 I/O

MAX7327

## ABSOLUTE MAXIMUM RATINGS

(All voltages referenced to GND.)

Supply Voltage V+	-0.3V to +6V
SCL, SDA, AD0, AD2, $\overline{RST}$ , INT, P2-P5	-0.3V to +6V
O0, O1, O6-O15	-0.3V to V+ + 0.3V
O0, O1, O6-O15 Output Current	±25mA
P2-P5 Sink Current	25mA
SDA Sink Current	10mA
INT Sink Current	10mA
Total V+ Current	50mA

Total GND Current	100mA
Continuous Power Dissipation (T <sub>A</sub> = +70°C)	
24-Pin QSOP (derate 9.5mW/°C over +70°C)	761.9mW
24-Pin TQFN (derate 20.8mW/°C over +70°C)	1666.7mW
Operating Temperature Range	-40°C to +125°C
Junction Temperature	+150°C
Storage Temperature Range	-65°C to +150°C
Lead Temperature (soldering, 10s)	+300°C

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

## DC ELECTRICAL CHARACTERISTICS

(V+ = +1.71V to +5.5V, T<sub>A</sub> = -40°C to +125°C, unless otherwise noted. Typical values are at V+ = +3.3V, T<sub>A</sub> = +25°C.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Operating Supply Voltage	V+	T <sub>A</sub> = -40°C to +125°C	1.71		5.50	V
Power-On Reset Voltage	V <sub>POR</sub>	V+ falling			1.6	V
Standby Current (Interface Idle)	I <sub>STB</sub>	SCL and SDA and other digital inputs at V+ T <sub>A</sub> = -40°C to +125°C		0.6	1.9	μA
Supply Current (Interface Running)	I+	f <sub>SCL</sub> = 400kHz; other digital inputs at V+ T <sub>A</sub> = -40°C to +125°C		23	55	μA
Input High-Voltage SDA, SCL, AD0, AD2, $\overline{RST}$ , P2-P5	V <sub>IH</sub>	V+ < 1.8V V+ ≥ 1.8V	0.8 x V+			V
Input Low-Voltage SDA, SCL, AD0, AD2, $\overline{RST}$ , P2-P5	V <sub>IL</sub>	V+ < 1.8V V+ ≥ 1.8V		0.2 x V+	0.3 x V+	V
Input Leakage Current SDA, SCL, AD0, AD2, $\overline{RST}$ , P2-P5	I <sub>IH</sub> , I <sub>IL</sub>	SDA, SCL, AD0, AD2, $\overline{RST}$ , P0-P7 at V+ or GND, internal pullup disabled	-0.2		+0.2	μA
Input Capacitance SDA, SCL, AD0, AD2, $\overline{RST}$ , P2-P5				10		pF
Output Low Voltage O0-O15, P0, P7	V <sub>OL</sub>	V+ = 1.71V, I <sub>SINK</sub> = 5mA (QSOP) V+ = 1.71V, I <sub>SINK</sub> = 5mA (TQFN) V+ = 2.5V, I <sub>SINK</sub> = 10mA (QSOP) V+ = 2.5V, I <sub>SINK</sub> = 10mA (TQFN) V+ = 3.3V, I <sub>SINK</sub> = 15mA (QSOP) V+ = 3.3V, I <sub>SINK</sub> = 15mA (TQFN) V+ = 5V, I <sub>SINK</sub> = 20mA (QSOP) V+ = 5V, I <sub>SINK</sub> = 20mA (TQFN)		90 90 110 110 130 130 140 140	180 230 210 260 230 280 250 300	mV
Output High Voltage O0, O1, O6-O15, P2-P5	V <sub>OH</sub>	V+ = +1.71V, I <sub>SOURCE</sub> = 2mA V+ = +2.5V, I <sub>SOURCE</sub> = 5mA V+ = +3.3V, I <sub>SOURCE</sub> = 5mA V+ = +5V, I <sub>SOURCE</sub> = 10mA	V+ - 250 V+ - 360 V+ - 260 V+ - 360	V+ - 30 V+ - 70 V+ - 100 V+ - 120		mV
Output Low-Voltage SDA	V <sub>OLSDA</sub>	I <sub>SINK</sub> = 6mA			250	mV
Output Low-Voltage INT	V <sub>OLINT</sub>	I <sub>SINK</sub> = 5mA		130	250	mV
Port Input Pullup Resistor	R <sub>PU</sub>		25	40	55	kΩ

# I<sup>2</sup>C 端口扩展器，提供 12 路推挽和 4 路开漏 I/O

MAX7327

## PORT AND INTERRUPT $\overline{\text{INT}}$ TIMING CHARACTERISTICS

(V+ = +1.71V to +5.5V, T<sub>A</sub> = -40°C to +125°C, unless otherwise noted. Typical values are at V+ = +3.3V, T<sub>A</sub> = +25°C.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Port Output Data Valid	t <sub>PPV</sub>	C <sub>L</sub> ≤ 100pF			4	μs
Port Input Setup Time	t <sub>PSU</sub>	C <sub>L</sub> ≤ 100pF	0			μs
Port Input Hold Time	t <sub>PH</sub>	C <sub>L</sub> ≤ 100pF	4			μs
$\overline{\text{INT}}$ Input Data Valid Time	t <sub>IV</sub>	C <sub>L</sub> ≤ 100pF			4	μs
$\overline{\text{INT}}$ Reset Delay Time from STOP	t <sub>IP</sub>	C <sub>L</sub> ≤ 100pF			4	μs
$\overline{\text{INT}}$ Reset Delay Time from Acknowledge	t <sub>IR</sub>	C <sub>L</sub> ≤ 100pF			4	μs

## TIMING CHARACTERISTICS

(V+ = +1.71V to +5.5V, T<sub>A</sub> = -40°C to +125°C, unless otherwise noted. Typical values are at V+ = +3.3V, T<sub>A</sub> = +25°C.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Serial-Clock Frequency	f <sub>SCL</sub>				400	kHz
Bus Free Time Between a STOP and a START Condition	t <sub>BUF</sub>		1.3			μs
Hold Time (Repeated) START Condition	t <sub>HD, STA</sub>		0.6			μs
Repeated START Condition Setup Time	t <sub>SU, STA</sub>		0.6			μs
STOP Condition Setup Time	t <sub>SU, STO</sub>		0.6			μs
Data Hold Time	t <sub>HD, DAT</sub>	(Note 2)			0.9	μs
Data Setup Time	t <sub>SU, DAT</sub>		100			ns
SCL Clock Low Period	t <sub>LOW</sub>		1.3			μs
SCL Clock High Period	t <sub>HIGH</sub>		0.7			μs
Rise Time of Both SDA and SCL Signals, Receiving	t <sub>R</sub>	(Notes 3, 4)		20 + 0.1C <sub>b</sub>	300	ns
Fall Time of Both SDA and SCL Signals, Receiving	t <sub>F</sub>	(Notes 3, 4)		20 + 0.1C <sub>b</sub>	300	ns
Fall Time of SDA Transmitting	t <sub>F, TX</sub>	(Notes 3, 4)		20 + 0.1C <sub>b</sub>	250	ns
Pulse Width of Spike Suppressed	t <sub>SP</sub>	(Note 5)		50		ns
Capacitive Load for Each Bus Line	C <sub>b</sub>	(Note 3)			400	pF
$\overline{\text{RST}}$ Pulse Width	t <sub>w</sub>		500			ns
$\overline{\text{RST}}$ Rising to START Condition Setup Time	t <sub>TRST</sub>		1			μs

**Note 1:** All parameters tested at T<sub>A</sub> = +25°C. Specifications over temperature are guaranteed by design.

**Note 2:** A master device must provide a hold time of at least 300ns for the SDA signal (referred to V<sub>IL</sub> of the SCL signal) in order to bridge the undefined region of SCL's falling edge.





**Note 3:** Guaranteed by design.

**Note 4:** C<sub>b</sub> = total capacitance of one bus line in pF. t<sub>R</sub> and t<sub>F</sub> measured between 0.3 × V+ and 0.7 × V+ with I<sub>SINK</sub> ≤ 6mA.

**Note 5:** Input filters on the SDA and SCL inputs suppress noise spikes less than 50ns.

# I<sup>2</sup>C 端口扩展器，提供 12 路推挽和 4 路开漏 I/O

典型工作特性

(T<sub>A</sub> = +25°C, unless otherwise noted.)

引脚说明

引脚		名称	功能
QSOP	TQFN		
1	22	$\overline{\text{INT}}$	低电平有效中断输出， $\overline{\text{INT}}$ 是漏极开路输出。
2	23	$\overline{\text{RST}}$	低电平有效复位输入，驱动 $\overline{\text{RST}}$ 为低时清除2线接口。
3, 21	24, 18	AD2, AD0	地址输入端。通过AD0和AD2选择器件的从地址，AD0和AD2可以连接到GND、V <sub>+</sub> 、SCL或SDA，提供四种逻辑组合(见表2、表3)。
4, 5, 10, 11, 13-20	1, 2, 7, 8, 10-17	O0, O1, O6-O15	输出端口，O0、O1、O6-O15为推挽式输出，额定电流为20mA。
6-9	3-6	P2-P5	P2-P5漏极开路I/O。
12	9	GND	地。
22	19	SCL	I <sup>2</sup> C兼容的串行时钟输入。
23	20	SDA	I <sup>2</sup> C兼容的串行数据I/O。
24	21	V <sub>+</sub>	正电源，用至少0.047µF的陶瓷电容将V <sub>+</sub> 旁路到GND。
—	EP	EP	裸焊盘，裸露焊盘接GND。

# I<sup>2</sup>C 端口扩展器，提供 12 路推挽和 4 路开漏 I/O

MAX7327

## 详细说明

### MAX7319–MAX7329 系列器件比较

MAX7324–MAX7327 系列包括 4 种引脚兼容的 16 端口扩展器，集成了 MAX7320 的功能电路和 MAX7319、MAX7321、MAX7322、MAX7323 的功能之一。

### 功能说明

MAX7327 是通用端口扩展器，工作在 +1.71V 至 +5.5V 电源，提供 12 个推挽式输出端口，每端口具有额定 20mA 的吸电流和 10mA 的源出电流能力；4 个漏极开路 I/O 端口具有额定 20mA 的吸电流能力。4 个漏极开路输出具有 +6V 过压保护。

通过地址选择输入端 AD2 和 AD0，可将 MAX7327 设定在 32 个 I<sup>2</sup>C 从地址(参见表 2、表 3)中的两个，并可通过高达 400kHz 的 I<sup>2</sup>C 串行接口访问。8 路推挽式输出与其它 4 路推挽式输出和漏极开路 I/O 口具有不同的从地址。8 路推挽式输出，O8–O15 的地址为 101xxxx；其它 4 路输出(O0、O1、O6、O7)和开漏 I/O (P2–P5)的地址为 110xxxx。总线闭锁时， $\overline{\text{RST}}$  输入可清除串行接口，终止与 MAX7327 的任何串行通信。

设置端口输出为高电平(对于漏极开路输出来说，逻辑高即为高阻态)可以将 4 个开漏端口配置为逻辑输入端。通过串口读取 MAX7327 时，将返回端口的实际逻辑电平。

表 1. MAX7319–MAX7329 系列器件比较

PART	I <sup>2</sup> C SLAVE ADDRESS	INPUTS	INPUT INTERRUPT MASK	OPEN-DRAIN OUTPUTS	PUSH-PULL OUTPUTS	CONFIGURATION
<b>16-PORT EXPANDERS</b>						
<b>MAX7324</b>	101xxxx and 110xxxx	8	Yes	—	8	8 inputs and 8 push-pull outputs version:  8 input ports with programmable latching transition detection interrupt and selectable pullups.  8 push-pull outputs with selectable default logic levels.  Offers maximum versatility for automatic input monitoring. An interrupt mask selects which inputs cause an interrupt on transitions, and transition flags identify which inputs have changed (even if only for a transient) since the ports were last read.
<b>MAX7325</b>		Up to 8	—	Up to 8	8	8 I/O and 8 push-pull outputs version: 8 open-drain I/O ports with latching transition detection interrupt and selectable pullups.  8 push-pull outputs with selectable default logic levels.  Open-drain outputs can level shift the logic-high state to a higher or lower voltage than V+ using external pullup resistors, but pullups draw current when output is low. Any open-drain port can be used as an input by setting the open-drain output to logic-high. Transition flags identify which open-drain port inputs have changed (even if only for a transient) since the ports were last read.

# I<sup>2</sup>C 端口扩展器，提供 12 路推挽和 4 路开漏 I/O

MAX7327

表 1. MAX7319–MAX7329 系列器件比较(续)

PART	I <sup>2</sup> C SLAVE ADDRESS	INPUTS	INPUT INTERRUPT MASK	OPEN-DRAIN OUTPUTS	PUSH-PULL OUTPUTS	CONFIGURATION
MAX7326		4	Yes	—	12	<p>4 input-only, 12 push-pull output versions: 4 input ports with programmable latching transition detection interrupt and selectable pullups.</p> <p>12 push-pull outputs with selectable default logic levels.</p> <p>Offers maximum versatility for automatic input monitoring. An interrupt mask selects which inputs cause an interrupt on transitions, and transition flags identify which inputs have changed (even if only for a transient) since the ports were last read.</p>
MAX7327	101xxxx and 110xxxx	Up to 4	—	Up to 4	12	<p>4 I/O, 12 push-pull output versions: 4 open-drain I/O ports with latching transition detection interrupt and selectable pullups.</p> <p>12 push-pull outputs with selectable default logic levels.</p> <p>Open-drain outputs can level shift the logic-high state to a higher or lower voltage than V+ using external pullup resistors, but pullups draw current when output is low. Any open-drain port can be used as an input by setting the open-drain output to logic-high. Transition flags identify which open-drain port inputs have changed (even if only for a transient) since the ports were last read.</p>
<b>8-PORT EXPANDERS</b>						
MAX7319	110xxxx	8	Yes	—	—	Input-only versions: 8 input ports with programmable latching transition detection interrupt and selectable pullups.
MAX7320	101xxxx	—	—	—	8	Output-only versions: 8 push-pull outputs with selectable power-up default levels.
MAX7321	110xxxx	Up to 8	—	Up to 8	—	I/O versions: 8 open-drain I/O ports with latching transition detection interrupt and selectable pullups.
MAX7322	110xxxx	4	Yes	—	4	4 input-only, 4 output-only versions: 4 input ports with programmable latching transition detection interrupt and selectable pullups. 4 push-pull outputs with selectable power-up default levels.

# I<sup>2</sup>C 端口扩展器，提供 12 路推挽和 4 路开漏 I/O

表 1. MAX7319–MAX7329 系列器件比较(续)

PART	I <sup>2</sup> C SLAVE ADDRESS	INPUTS	INPUT INTERRUPT MASK	OPEN-DRAIN OUTPUTS	PUSH-PULL OUTPUTS	CONFIGURATION
MAX7323	110xxxx	Up to 4	—	Up to 4	4	4 I/O, 4 output-only versions: 4 open-drain I/O ports with latching transition detection interrupt and selectable pullups. 4 push-pull outputs with selectable power-up default levels.
MAX7328 MAX7329	0100xxx 0111xxx	Up to 8	—	Up to 8	—	PCF8574-, PCF8574A-compatible versions: 8 open-drain I/O ports with nonlatching transition detection interrupt and pullups on all ports.

4 个漏极开路端口用作输入时提供带锁存的瞬态检测功能，器件连续监测所有输入端口的状态变化。输入端口的变化将 4 个标志位中的一个置位，以便区分发生变化的输入端口。随后的 MAX7327 读操作或写操作将清除所有标志位。

通过内部中断屏蔽寄存器，可设置锁存中断输出  $\overline{INT}$ ，自动标记用作输入的 I/O 口的逻辑变化。每个输入端口的数据变化都会将  $\overline{INT}$  置为逻辑低电平。当随后通过串行接口访问 MAX7327 时将解除中断输出  $\overline{INT}$ 。

通过地址设置输入 AD0 和 AD2 可选择 V+ 的内部上拉电阻。输入端口的上拉以 4 个为一组进行使能控制(见表 2)。利用从地址选择确保作为输入的 I/O 在上电时为逻辑高电平，内部上拉使能的 I/O 口其默认状态为逻辑高电平输出；内部上拉禁止的 I/O 口其默认状态为逻辑低电平输出。

输出端口的上电逻辑电平由地址选择输入 AD0、AD2 设置。上电时，端口以两个为一组设置在默认的逻辑高电平或逻辑低电平(见表 2、表 3)。

### 初始上电

上电时，可通过 I<sup>2</sup>C 从地址选择输入端 AD0 和 AD2 设置 12 个推挽式输出端口和 4 个漏极开路 I/O 口的上电默认状态(表 2、表 3)。对于用作输入的 I/O 口，须确保其默认状态为逻辑高电平，使 I/O 口的上电状态为高阻态。配置所有 I/O 的上拉使能，使其具有高电平的上电状态。上电时，瞬变检测逻辑复位，并解除  $\overline{INT}$ 。瞬态标记清零表示没有发生数据变化。

### 上电复位(POR)

MAX7327 集成了 POR 电路，上电时可确保所有寄存器复位到已知状态。当 V+ 上升到 V<sub>POR</sub> (1.6V，最大值)以上时，POR 电路释放寄存器和 2 线接口，开始正常工作。当 V+ 跌落到 V<sub>POR</sub> 以下时，MAX7327 将所有寄存器内容复位到 POR 默认值(表 2、表 3)。

### $\overline{RST}$ 输入

$\overline{RST}$  输入可禁止任何与 MAX7327 相关的 I<sup>2</sup>C 通信，强制 MAX7327 进入 I<sup>2</sup>C STOP 状态。复位操作不会影响中断输出( $\overline{INT}$ )。

### 待机模式

当串行接口空闲时，MAX7327 自动进入待机模式，消耗最小的电源电流。

### 从地址、上电默认逻辑状态和输入上拉选择

地址输入 AD0、AD2 确定 MAX7327 的从地址，选择带上拉电阻的输入。输入端口的上拉使能以 4 个端口为一组进行设置(表 2)。

MAX7327 的从地址由每次 I<sup>2</sup>C 传输决定，无论该传输是否是真正寻址 MAX7327。MAX7327 能在传输期间辨别出地址输入 AD0 和 AD2 是否连到 SDA 或 SCL，而不是将逻辑电平固定在 V+ 或 GND。这意味着在应用中可动态设置 MAX7327 的从地址，无需给器件重新上电。

## I<sup>2</sup>C端口扩展器，提供12路推挽和4路开漏I/O

初始上电过程中，在第一次I<sup>2</sup>C传输结束之前MAX7327无法完全对地址输入AD0和AD2进行解码，AD0和AD2最初连接在V+或GND。这一点十分重要，因为地址选择决定输出端口、I/O口的初始逻辑状态和是否使能上拉。上电时，挂载在总线上每个器件(主机器件或从机器件)的I<sup>2</sup>C SDA和SCL总线接口均为高阻态，包括MAX7327。作为I<sup>2</sup>C标准接口器件必须满足这一要求。因此，连接在SDA或SCL的地址输入端AD0和AD2，在上电时通常接到V+。上拉选择逻辑通过AD0确定是否使能端口P2和P3的上拉；通过AD2选择是否使能端口P4和P5的上拉。设置原则是：SDA或SCL的逻辑高电平选择上拉，逻辑低电平则禁止上拉。当SDA或SCL通过外部I<sup>2</sup>C总线上拉电阻上拉到V+时，其端口配置在标准I<sup>2</sup>C结构的的上电状态。

有些情况下，上电时不能满足SDA = SCL = V+的假设；例如，上电期间，实际的热插拔应用存在一个合法的总线动作。另外，如果SDA和SCL被上拉到一个与MAX7327电源电压不同的电压，或上拉电源的上升速度迟于MAX7327的供电电源，那么，SDA或SCL在上电时将被认为连接到GND。这种情况下，存在四种地址组合的可能，该组合通过将地址输入端AD0和AD2连接到V+或GND进行选择(如表2、表3中的**粗体字**所示)。上电时应保证这些选择的正确性，而且不受SDA、SCL总线状态的影响。如果选用了其它12种地址组合的一种，须注意：在总线上出现第一次I<sup>2</sup>C传输之前(针对任何器件，不是仅对MAX7327)，可能出现不希望的上拉组合。

表2. MAX7327地址-输出O0、O1、O6、O7及端口P2–P5对应关系

PIN CONNECTION		DEVICE ADDRESS								PORTS POWER-UP DEFAULT								40kΩ INPUT PULLUPS ENABLED							
AD2	AD0	A6	A5	A4	A3	A2	A1	A0	O7	O6	P5	P4	P3	P2	O1	O0	O7	O6	P5	P4	P3	P2	O1	O0	
SCL	GND	1	1	0	0	0	0	0	1	1	1	1	0	0	0	0			Y	Y	—	—			
SCL	V+	1	1	0	0	0	0	1	1	1	1	1	1	1	1	1			Y	Y	Y	Y			
SCL	SCL	1	1	0	0	0	1	0	1	1	1	1	1	1	1	1			Y	Y	Y	Y			
SCL	SDA	1	1	0	0	0	1	1	1	1	1	1	1	1	1	1			Y	Y	Y	Y			
SDA	GND	1	1	0	0	1	0	0	1	1	1	1	0	0	0	0			Y	Y	—	—			
SDA	V+	1	1	0	0	1	0	1	1	1	1	1	1	1	1	1			Y	Y	Y	Y			
SDA	SCL	1	1	0	0	1	1	0	1	1	1	1	1	1	1	1			Y	Y	Y	Y			
SDA	SDA	1	1	0	0	1	1	1	1	1	1	1	1	1	1	1			Y	Y	Y	Y			
<b>GND</b>	<b>GND</b>	<b>1</b>	<b>1</b>	<b>0</b>	<b>1</b>	<b>0</b>	<b>0</b>	<b>0</b>	<b>0</b>	<b>0</b>	<b>0</b>	<b>0</b>	<b>0</b>	<b>0</b>	<b>0</b>	<b>0</b>			—	—	—	—			
<b>GND</b>	<b>V+</b>	<b>1</b>	<b>1</b>	<b>0</b>	<b>1</b>	<b>0</b>	<b>0</b>	<b>1</b>	<b>0</b>	<b>0</b>	<b>0</b>	<b>0</b>	<b>1</b>	<b>1</b>	<b>1</b>	<b>1</b>			—	—	<b>Y</b>	<b>Y</b>			
GND	SCL	1	1	0	1	0	1	0	0	0	0	0	0	1	1	1			—	—	Y	Y			
GND	SDA	1	1	0	1	0	1	1	0	0	0	0	0	1	1	1			—	—	Y	Y			
V+	<b>GND</b>	<b>1</b>	<b>1</b>	<b>0</b>	<b>1</b>	<b>1</b>	<b>0</b>	<b>0</b>	<b>1</b>	<b>1</b>	<b>1</b>	<b>1</b>	<b>0</b>	<b>0</b>	<b>0</b>	<b>0</b>			<b>Y</b>	<b>Y</b>	—	—			
V+	V+	<b>1</b>	<b>1</b>	<b>0</b>	<b>1</b>	<b>1</b>	<b>0</b>	<b>1</b>	<b>1</b>	<b>1</b>	<b>1</b>	<b>1</b>	<b>1</b>	<b>1</b>	<b>1</b>	<b>1</b>			<b>Y</b>	<b>Y</b>	<b>Y</b>	<b>Y</b>			
V+	SCL	1	1	0	1	1	1	0	1	1	1	1	1	1	1	1			Y	Y	Y	Y			
V+	SDA	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1			Y	Y	Y	Y			

Pullups are not enabled for push-pull outputs

Pullups are not enabled for push-pull outputs

# I<sup>2</sup>C 端口扩展器，提供 12 路推挽和 4 路开漏 I/O

表 3. MAX7327 地址-输出 O8–O15 对应关系

PIN CONNECTION		DEVICE ADDRESS							OUTPUTS POWER-UP DEFAULT							
AD2	AD0	A6	A5	A4	A3	A2	A1	A0	O15	O14	O13	O12	O11	O10	O9	O8
SCL	GND	1	0	1	0	0	0	0	1	1	1	1	0	0	0	0
SCL	V+	1	0	1	0	0	0	1	1	1	1	1	1	1	1	1
SCL	SCL	1	0	1	0	0	1	0	1	1	1	1	1	1	1	1
SCL	SDA	1	0	1	0	0	1	1	1	1	1	1	1	1	1	1
SDA	GND	1	0	1	0	1	0	0	1	1	1	1	0	0	0	0
SDA	V+	1	0	1	0	1	0	1	1	1	1	1	1	1	1	1
SDA	SCL	1	0	1	0	1	1	0	1	1	1	1	1	1	1	1
SDA	SDA	1	0	1	0	1	1	1	1	1	1	1	1	1	1	1
<b>GND</b>	<b>GND</b>	<b>1</b>	<b>0</b>	<b>1</b>	<b>1</b>	<b>0</b>	<b>0</b>	<b>0</b>	<b>0</b>	<b>0</b>	<b>0</b>	<b>0</b>	<b>0</b>	<b>0</b>	<b>0</b>	<b>0</b>
<b>GND</b>	<b>V+</b>	<b>1</b>	<b>0</b>	<b>1</b>	<b>1</b>	<b>0</b>	<b>0</b>	<b>1</b>	<b>0</b>	<b>0</b>	<b>0</b>	<b>0</b>	<b>1</b>	<b>1</b>	<b>1</b>	<b>1</b>
GND	SCL	1	0	1	1	0	1	0	0	0	0	0	1	1	1	1
GND	SDA	1	0	1	1	0	1	1	0	0	0	0	1	1	1	1
<b>V+</b>	<b>GND</b>	<b>1</b>	<b>0</b>	<b>1</b>	<b>1</b>	<b>1</b>	<b>0</b>	<b>0</b>	<b>1</b>	<b>1</b>	<b>1</b>	<b>1</b>	<b>0</b>	<b>0</b>	<b>0</b>	<b>0</b>
<b>V+</b>	<b>V+</b>	<b>1</b>	<b>0</b>	<b>1</b>	<b>1</b>	<b>1</b>	<b>0</b>	<b>1</b>	<b>1</b>	<b>1</b>	<b>1</b>	<b>1</b>	<b>1</b>	<b>1</b>	<b>1</b>	<b>1</b>
V+	SCL	1	0	1	1	1	1	0	1	1	1	1	1	1	1	1
V+	SDA	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1

### I/O 端口输入

I/O 端口输入按照 CMOS 逻辑电平转换，该逻辑电平由扩展器的电源电压决定，且具有 +6V 的过压容限，与器件的电源电压无关。

### I/O 端口输入瞬变检测

器件在最后一次通过串口访问扩展器的操作后，将连续监测所有配置成输入的 I/O 端口的变化。端口状态被存储在“瞬像”寄存器中，用于瞬态监测。“瞬像”存储值与实际输入连续地进行比较，若检测到任何端口发生变化，将触发  $\overline{\text{INT}}$  指示端口状态发生变化。在每个 MAX7327 的 I<sup>2</sup>C 读、写操作的应答期间，对输入端口进行采样(由内部把数据锁存到“瞬像”寄存器)，同时清除原先的瞬变标志位。通过串行接口可读取之前的端口瞬变标志位，包含在 2 字节读序列的第 2 字节。

可以使用长读序列(多于 2 个字节)从扩展器中连续读取数据，不需要重新发送从地址。如果从扩展器中读取 2 个以上的字节，扩展器将重复返回由瞬变标志替换的输入端口数据。每读取一对儿字节，输入将被重新采样、瞬变标志被重新复位。器件检测并报告发生在长读序列中的所有变化。

读操作过程中不会重复触发  $\overline{\text{INT}}$  输出，以避免重复进入中断服务程序。一旦发生数据变化， $\overline{\text{INT}}$  输出将被置位，直到 STOP 条件后触发  $\overline{\text{INT}}$ 。发生在 STOP 条件之前的数据变化不会重复触发  $\overline{\text{INT}}$ 。 $\overline{\text{INT}}$  逻辑确保不会发生不必要的中断触发，当然，器件会检测并报告任何情况下发生的数据变化。

# I<sup>2</sup>C 端口扩展器，提供 12 路推挽和 4 路开漏 I/O

## 串行接口

### 串口地址

MAX7327 作为从机通过 I<sup>2</sup>C 接口发送和接收数据，利用串行数据线 (SDA) 和串行时钟线 (SCL) 实现主机与从机之间的双向通信。主机启动所有向 MAX7327 发送数据或从 MAX7327 接收数据的传输，并生成同步数据传输的 SCL 时钟 (图 1)。

SDA 既可作为输入，也可作为漏极开路输出工作。SDA 需要一个典型值为 4.7k $\Omega$  的上拉电阻，SCL 仅作为输入工作。如果 2 线接口上挂接了多个主机，或单主机系统中的主控制器具有漏极开路 SCL 输出，那么，SCL 也需要一个典型值为 4.7k $\Omega$  的上拉电阻。

每次传输过程包括：主机发送一个开始 (START) 条件，接下来发送 MAX7327 的 7 位从地址和 R/ $\bar{W}$  位，或多个数据字节，最后发送停止 (STOP) 条件终止传输 (图 2)。

## START 和 STOP 条件

串行接口空闲时，SCL 和 SDA 均保持高电平。主机通过发出 START (S) 条件指示传输开始，START 条件是在 SCL 为高时、SDA 由高至低的跳变产生的。主机完成与从机的通信时，主机发出 STOP (P) 条件，STOP 条件是在 SCL 为高时、SDA 由低至高的跳变产生的。之后，释放总线，以进行下一次传输 (图 2)。

## 位传输

每个时钟脉冲传输一个数据位。在 SCL 为高电平期间，SDA 上的数据必须保持稳定 (图 3)。




图1. 2线串口时序




图2. START 和 STOP 条件




图3. 位传输

## I<sup>2</sup>C 端口扩展器，提供 12 路推挽和 4 路开漏 I/O

### 应答

### 访问 MAX7327

应答位是第 9 位，接收器件利用这一位作为收到每一数据字节的应答信号(图 4)。有效传输每个字节需要 9 位。主机产生第 9 位时钟信号，接收器件在应答脉冲期间拉低 SDA，这样时钟脉冲为高电平期间 SDA 为稳定的低电平。当主机向 MAX7327 发送数据时，MAX7327 产生应答信号，因为 MAX7327 是接收器件。当 MAX7327 向主机发送数据时，主机产生应答信号，因为主机是接收设备。

MAX7327 组合了 MAX7320 和 MAX7323 的功能，A 组的 8 个端口(O0、O1、P2–P5、O6 和 O7)对应于 MAX7323 的端口，B 组的 8 个端口(O8–O15)对应于 MAX7320 的端口，这些端口可利用表 2、表 3 所示的地址分别进行读/写操作。

MAX7327 A 组端口的**单字节读操作**返回 4 个 I/O 口和 4 个输出端口(作为输入读回)的状态，并在 MAX7327 应答从地址字节时清除内部瞬变标志和  $\overline{\text{INT}}$  输出。

### 从地址

MAX7327 具有 2 个 7 位长的从地址(图 5)。与 8 路推挽式 I/O 进行通信的地址不同于与 8 路推挽式输出(O8–O15)进行通信的地址。紧跟在 7 位从地址之后的第 8 位为读写  $\overline{\text{R}}/\overline{\text{W}}$  位。它在写命令时为低电平；读命令时为高电平。

MAX7327 A 组端口的**2 字节读操作**返回 4 个 I/O 口和 4 个输出端口的状态(作为一个单字节读操作)，随后是标志 4 个 I/O 口的 4 位瞬变标志位。当 MAX7327 应答从地址字节时将自动清除内部瞬变标志位和  $\overline{\text{INT}}$  输出。

MAX7327 从地址的第 1 位(A6)、第 2 位(A5)、第 3 位(A4)始终为 1、1、0 (O0、O1、P2–P5、O6、O7)或 1、0、1 (O8–O15)。把 AD2 和 AD0 连接到 GND、V+、SDA 或 SCL，以选择从地址位 A3、A2、A1 和 A0。MAX7327 具有 16 种可能的从地址(表 2、表 3)，允许在一条 I<sup>2</sup>C 总线上最多挂接 16 个 MAX7327 器件。

MAX7327 A 组端口的**多字节读操作**(I<sup>2</sup>C STOP 位之前有 2 个以上的字节)将重复返回端口数据和瞬变标志位。由于每次传输都重新采样端口数据，且每次均复位瞬变标志位，多字节读操作将不断返回端口的当前数据并识别输入端口的任何变化。

如果在读序列期间端口输入出现数据变化，那么， $\overline{\text{INT}}$  在 I<sup>2</sup>C STOP 位之后被重新置位。在单字节读操作或多字节读操作期间，MAX7327 不会产生另外一次中断。

在 I<sup>2</sup>C 应答期间(单字节读操作或 2 字节读操作时，对 I<sup>2</sup>C 从地址的应答)对输入端口数据采样。




图 4. 应答




图 5. 从地址

## I<sup>2</sup>C 端口扩展器，提供 12 路推挽和 4 路开漏 I/O

MAX7327 B 组的单字节读操作返回 8 个输出端口的状态，作为输入读回数据。

MAX7327 B 组的 2 字节读操作将重复返回 8 个输出端口的状态，作为输入读回数据。

MAX7327 B 组的多字节读操作(I<sup>2</sup>C STOP 位之前有 2 个以上的字节)将重复返回 8 个输出端口的状态，作为输入读回数据。

MAX7327 A 组、B 组端口的单字节写操作用于设置 8 个端口的状态。

MAX7327 A 组、B 组端口的多字节写操作重复设置 8 个端口的逻辑状态。

### 从 MAX7327 读取数据

MAX7327 A 组端口的读操作开始于主机发送端口组的从地址，且  $\overline{R/\overline{W}}$  位置为高电平。MAX7327 应答从地址，并在应答期间采样输入端口。在从地址应答期间， $\overline{INT}$  变为高电平。应答位之后主机可以发送 STOP 条件。“瞬像”存储器存储数据， $\overline{INT}$  状态保持不变，主机发送非应答位终止串行通信。

主机从 MAX7327 的 A 组端口读取 1 个字节并发出一个 STOP 条件时(图 6)，MAX7327 发送当前的端口数据、清除瞬态变化标志位，复位瞬态检测。从地址应答期间， $\overline{INT}$  变为高电平(如果外部上拉电阻不合适， $\overline{INT}$  为高阻态)。新的“瞬像”存储数据既为发送到主机的当前端口数据；




图 6. 读 MAX7327 的 A 组端口(1 个数据字节)

# I<sup>2</sup>C 端口扩展器，提供 12 路推挽和 4 路开漏 I/O

因此，可探测到传输期间的端口变化情况。出现STOP条件之前， $\overline{\text{INT}}$ 将始终保持高电平。

主机从MAX7327 A组端口读取2个字节并发出STOP条件时(图7)，MAX7327发送的是当前端口数据和变化标志位。随后，清除变化标志位，复位瞬变检测。从地址应答期间，解除 $\overline{\text{INT}}$ 。新的“瞬像”存储数据既为发送到主机的当前端口数据。因此，可检测到传输期间的任何端口变化情况。出现STOP条件之前， $\overline{\text{INT}}$ 将始终保持高电平。

MAX7327 B组端口的读操作由主机发送端口从地址和随后置为高电平的R/W位开始，MAX7327应答从地址并在应答位期间对输出端口的逻辑状态进行采样。主机可以从

MAX7327的输出端口读取1个或多个字节(图8)。MAX7327发送当前的端口数据，并在应答期间读回实际的端口输出(而不是锁存的端口输出状态)。如果端口被强行置为某个状态，而非设置的状态，读回操作可以反映出这种情况。驱动容性负载时，读回端口电平的验证需要考虑RC的上升/下降时间。

通常，主机从MAX7327的B组端口读取一个字节，然后发送一个STOP条件(图8)。当然，主机也可以从MAX7327的B组端口读取2个或多个字节，然后发出STOP条件。这种情况下，MAX7327在每个应答位期间重新采集输出端口的数据，每次发送最新数据。




图7. 读MAX7327的A组端口(2个数据字节)




图8. 读MAX7327的B组端口

## I<sup>2</sup>C 端口扩展器，提供 12 路推挽和 4 路开漏 I/O

### 向 MAX7327 写数据

MAX7327 A 组、B 组端口的写操作开始于主机发送组的从地址，且  $R/\overline{W}$  位置低。MAX7327 应答从地址，并在应答期间采样端口数据。对 A 组端口进行写操作时，在应答从地址期间将  $\overline{INT}$  置为高电平（上拉电阻不合适时相当于高阻态）。通常主机会继续发送 1 个或多个数据字节。MAX7327 应答这些后续的数据字节，并用每个新字节更新对应的端口数据，直到主机发出 STOP 条件（图 9）。

### 应用信息

#### 端口输入和 I<sup>2</sup>C 接口在较高或较低逻辑电平间的转换

MAX7327 的 SDA、SCL、AD0、AD2 和  $\overline{RST}$ 、 $\overline{INT}$  以及 P2–P5 4 个 I/O 口均具有 +6V 过压保护。这样，允许 MAX7327 工作在一个较低的电源电压下，例如 +3.3V，而 I<sup>2</sup>C 接口和/或 8 个作为输入时的 I/O 端口可由较高的逻辑电平驱动，例如 +5V。

MAX7327 也可以工作在较高的电源电压下，例如 +3V，而 I<sup>2</sup>C 接口和/或 P2–P5 4 个 I/O 口均可由较低的逻辑电平驱动，例如：+2.5V。当  $V_+ < 1.8V$  时，最小值为  $0.8 \times V_+$  的电压可以在任意输入端口触发一个逻辑高电平；当  $V_+ \geq 1.8V$  时，

最小值为  $0.7 \times V_+$  的电压即可触发逻辑高电平。例如，工作在 +5V 电源电压的 MAX7327 可能识别不出 +3.3V 的标称逻辑高电平。对输入电平进行转换的解决方案之一是：由漏极开路输出驱动 MAX7327 的 I/O。使用连接到  $V_+$  或更高电压的上拉电阻，以确保大于  $0.7 \times V_+$  的逻辑高电平电压。

### 输出端口电平转换

漏极开路输出架构允许电平转换到高于或低于 MAX7327 的电平，通过输出端口的外部上拉电阻将高阻态转换到正电源电压。上拉电阻可以连接到最高 +6V 的任何电压，选择适当的电阻确保逻辑低电平条件下的吸电流不会高于 20mA。与 CMOS 输入接口时，选择 220k $\Omega$  上拉电阻将是一个好的起点。选用较低的电阻可以提高噪声抑制能力，这种情况适用于对功耗要求不太严格或者是需要快速上升时间以驱动容性负载的应用。

12 个推挽式输出端口与  $V_+$  和 GND 之间均连接了一个保护二极管。当端口驱动电压高于  $V_+$  或低于 GND 时，保护二极管将输出钳位到高于  $V_+$  或低于 GND 一个二极管导通压降上。MAX7327 断电时 ( $V_+ = 0V$ )，连接到  $V_+$  和 GND 的保护二极管如同一个普通二极管，将每个输出端口钳位到 GND（图 10）。




图9. 写 MAX7327

## I<sup>2</sup>C 端口扩展器，提供 12 路推挽和 4 路开漏 I/O

P2-P5 4 个 I/O 口均具有一个接至 GND 的保护二极管(图 11)，当输入端口被驱动到低于 GND 电压时，保护二极管将输入钳位到低于 GND 一个二极管导通压降。

P2-P5 4 个 I/O 口都有一个可被使能或禁止的 40kΩ (典型值) 上拉电阻。当端口电压被驱动到 V+ 以上时，上拉使能开关的体二极管导通，40kΩ 上拉电阻使能。当 MAX7327 断电(V+ = 0V)时，每个输入端口如同一个 40kΩ 电阻与二极管串联，连接到零电位。输入端口在任何情况下均具有 +6V 保护(图 11)。

### 驱动 LED 负载

利用 12 个推挽式输出驱动 LED 时，必须加合适的电阻与 LED 串联，以将 LED 电流限制在 20mA 以内。把 LED 的阴极连接到 MAX7327 端口，将 LED 的阳极通过串联限流电阻 R<sub>LED</sub> 连接到 V+。设置端口输出低电平点亮 LED。可以依照下列公式选择电阻：

$$R_{LED} = (V_{SUPPLY} - V_{LED} - V_{OL}) / I_{LED}$$

其中：

R<sub>LED</sub> 是与 LED 串联的电阻(Ω)。

V<sub>SUPPLY</sub> 是用于驱动 LED 的电源电压(V)。

V<sub>LED</sub> 是 LED 的正向电压(V)。

V<sub>OL</sub> 是当吸收 I<sub>LED</sub> 电流时，MAX7327 的低电平输出电压(V)。

I<sub>LED</sub> 是所要求的 LED 工作电流(A)。

例如，+5V 电源供电、以 10mA 电流驱动一个 2.2V 红光 LED 时：

$$R_{LED} = (5 - 2.2 - 0.07) / 0.010 = 270\Omega$$

### 驱动电流大于 20mA 的负载

MAX7327 通过并联输出可用于驱动继电器等吸收电流大于 20mA 的负载。每 20mA 负载至少需要一个输出端口，例如，一个 5V、330mW 的继电器吸收电流为 66mA，因此需要 4 个并联输出。任何输出组合均可用作负载共享设计端口，因为端口的任何组合均可在同一时间通过写入 MAX7327 来进行置位或清零。器件总吸收电流不要超出 100mA。

关闭感性负载时(如继电器)会产生瞬态负压，通过在感性负载上跨接一个反偏二极管实现对 MAX7327 的保护。选择二极管时，其峰值电流要大于感性负载的工作电流。

### 电源考虑

MAX7327 工作在 +1.71V 至 +5.5V 电源电压。用一个尽可能靠近器件的 0.047μF 陶瓷电容将电源旁路至 GND。对于 TQFN 封装，裸焊盘接 GND。




图 10. MAX7327 推挽式输出端口结构






图 11. MAX7327 漏极开路 I/O 端口结构

# I<sup>2</sup>C 端口扩展器，提供 12 路推挽和 4 路开漏 I/O


功能框图



典型应用电路



引脚配置(续)



芯片信息

PROCESS: BiCMOS


# I<sup>2</sup>C 端口扩展器，提供 12 路推挽和 4 路开漏 I/O

封装信息

(本数据资料提供的封装图可能不是最近的规格，如需最近的封装外形信息，请查询 [www.maxim-ic.com.cn/packages](http://www.maxim-ic.com.cn/packages).)

MAX7327

24L THIN QFN



# I<sup>2</sup>C 端口扩展器，提供 12 路推挽和 4 路开漏 I/O

封装信息(续)

(本数据资料提供的封装图可能不是最近的规格，如需最近的封装外形信息，请查询 [www.maxim-ic.com.cn/packages](http://www.maxim-ic.com.cn/packages).)

COMMON DIMENSIONS															
PKG	12L 4x4			16L 4x4			20L 4x4			24L 4x4			28L 4x4		
REF.	MIN.	NOM.	MAX.												
A	0.70	0.75	0.80	0.70	0.75	0.80	0.70	0.75	0.80	0.70	0.75	0.80	0.70	0.75	0.80
A1	0.0	0.02	0.05	0.0	0.02	0.05	0.0	0.02	0.05	0.0	0.02	0.05	0.0	0.02	0.05
A2	0.20 REF														
b	0.25	0.30	0.35	0.25	0.30	0.35	0.20	0.25	0.30	0.18	0.23	0.30	0.15	0.20	0.25
D	3.90	4.00	4.10	3.90	4.00	4.10	3.90	4.00	4.10	3.90	4.00	4.10	3.90	4.00	4.10
E	3.90	4.00	4.10	3.90	4.00	4.10	3.90	4.00	4.10	3.90	4.00	4.10	3.90	4.00	4.10
e	0.80 BSC.			0.65 BSC.			0.50 BSC.			0.50 BSC.			0.40 BSC.		
k	0.25	-	-	0.25	-	-	0.25	-	-	0.25	-	-	0.25	-	-
L	0.45	0.55	0.65	0.45	0.55	0.65	0.45	0.55	0.65	0.30	0.40	0.50	0.30	0.40	0.50
N	12			16			20			24			28		
ND	3			4			5			6			7		
NE	3			4			5			6			7		
Jedec Var.	VGGB			VGGC			WGGD-1			WGGD-2			WGGE		

EXPOSED PAD VARIATIONS							
PKG CODES	D2			E2			DOWN BONDS ALLOWED
	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.	
T1244-3	1.95	2.10	2.25	1.95	2.10	2.25	YES
T1244-4	1.95	2.10	2.25	1.95	2.10	2.25	NO
T1644-3	1.95	2.10	2.25	1.95	2.10	2.25	YES
T1644-4	1.95	2.10	2.25	1.95	2.10	2.25	NO
T2044-2	1.95	2.10	2.25	1.95	2.10	2.25	YES
T2044-3	1.95	2.10	2.25	1.95	2.10	2.25	NO
T2444-2	1.95	2.10	2.25	1.95	2.10	2.25	YES
T2444-3	2.45	2.60	2.63	2.45	2.60	2.63	YES
T2444-4	2.45	2.60	2.63	2.45	2.60	2.63	NO
T2844-1	2.50	2.60	2.70	2.50	2.60	2.70	NO

## NOTES:

- DIMENSIONING & TOLERANCING CONFORM TO ASME Y14.5M-1994.
- ALL DIMENSIONS ARE IN MILLIMETERS. ANGLES ARE IN DEGREES.
- N IS THE TOTAL NUMBER OF TERMINALS.

- ⚠ THE TERMINAL #1 IDENTIFIER AND TERMINAL NUMBERING CONVENTION SHALL CONFORM TO JEDEC 95-1 SPP-012. DETAILS OF TERMINAL #1 IDENTIFIER ARE OPTIONAL, BUT MUST BE LOCATED WITHIN THE ZONE INDICATED. THE TERMINAL #1 IDENTIFIER MAY BE EITHER A MOLD OR MARKED FEATURE.
- ⚠ DIMENSION b APPLIES TO METALLIZED TERMINAL AND IS MEASURED BETWEEN 0.25 mm AND 0.30 mm FROM TERMINAL TIP.
- ⚠ ND AND NE REFER TO THE NUMBER OF TERMINALS ON EACH D AND E SIDE RESPECTIVELY.
- DEPOPULATION IS POSSIBLE IN A SYMMETRICAL FASHION.
  - COPLANARITY APPLIES TO THE EXPOSED HEAT SINK SLUG AS WELL AS THE TERMINALS.
  - DRAWING CONFORMS TO JEDEC M0220, EXCEPT FOR T2444-3, T2444-4 AND T2844-1.
  - MARKING IS FOR PACKAGE ORIENTATION REFERENCE ONLY.
  - COPLANARITY SHALL NOT EXCEED 0.06mm
  - WARPAGE SHALL NOT EXCEED 0.10mm
  - LEAD CENTERLINES TO BE AT TRUE POSITION AS DEFINED BY BASIC DIMENSION "e", ±0.05.
  - NUMBER OF LEADS SHOWN ARE FOR REFERENCE ONLY

-DRAWING NOT TO SCALE-

	
TITLE PACKAGE OUTLINE, 12, 16, 20, 24, 28L THIN QFN, 4x4x0.8mm	
APPROVAL	DOCUMENT CONTROL NO. 21-0139
REV: E	2/2


# I<sup>2</sup>C 端口扩展器，提供 12 路推挽和 4 路开漏 I/O

封装信息(续)



(本数据资料提供的封装图可能不是最近的规格，如需最近的封装外形信息，请查询 [www.maxim-ic.com.cn/packages](http://www.maxim-ic.com.cn/packages).)

MAX7327

QSOP-EPS



DIM	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	.053	.069	1.35	1.75
A1	.004	.010	.102	.254
A2	.049	.065	1.245	1.651
B	.008	.012	0.20	0.30
C	.0075	.0098	0.191	0.249
D	SEE VARIATIONS			
E	.150	.157	3.81	3.99
e	.025 BSC		0.635 BSC	
H	.230	.244	5.84	6.20
h	.010	.016	0.25	0.41
L	.016	.035	0.41	0.89
N	SEE VARIATIONS			
α	0°	8°	0°	8°



VARIATIONS:

	INCHES		MILLIMETERS		N
	MIN.	MAX.	MIN.	MAX.	
D	.189	.196	4.80	4.98	16 AB
S	.0020	.0070	0.05	0.18	
D	.337	.344	8.56	8.74	20 AD
S	.0500	.0550	1.270	1.397	
D	.337	.344	8.56	8.74	24 AE
S	.0250	.0300	0.635	0.762	
D	.386	.393	9.80	9.98	28 AF
S	.0250	.0300	0.635	0.762	

NOTES:

- 1). D & E DO NOT INCLUDE MOLD FLASH OR PROTRUSIONS.
- 2). MOLD FLASH OR PROTRUSIONS NOT TO EXCEED .006" PER SIDE.
- 3). CONTROLLING DIMENSIONS: INCHES.
- 4). MEETS JEDEC MO137.

**DALLAS SEMICONDUCTOR** **MAXIM**

PROPRIETARY INFORMATION

TITLE:  
PACKAGE OUTLINE, QSOP .150", .025" LEAD PITCH


APPROVAL	DOCUMENT CONTROL NO. 21-0055	REV. F	1/1
----------	---------------------------------	-----------	-----

# I<sup>2</sup>C 端口扩展器，提供 12 路推挽和 4 路开漏 I/O

MAX7327

封装信息(续)

(本数据资料提供的封装图可能不是最近的规格，如需最近的封装外形信息，请查询 [www.maxim-ic.com.cn/packages](http://www.maxim-ic.com.cn/packages).)



# I<sup>2</sup>C 端口扩展器，提供 12 路推挽和 4 路开漏 I/O

封装信息(续)

(本数据资料提供的封装图可能不是最近的规格，如需最近的封装外形信息，请查询 [www.maxim-ic.com.cn/packages](http://www.maxim-ic.com.cn/packages).)

MAX7327

**NOTES:**

1. DIMENSIONING & TOLERANCING CONFORM TO ASME Y14.5M-1994.
2. ALL DIMENSIONS ARE IN MILLIMETERS. ANGLES ARE IN DEGREES.
3. N IS THE TOTAL NUMBER OF TERMINALS.
4. THE TERMINAL #1 IDENTIFIER AND TERMINAL NUMBERING CONVENTION SHALL CONFORM TO JESD 95-1 SPP-012. DETAILS OF TERMINAL #1 IDENTIFIER ARE OPTIONAL, BUT MUST BE LOCATED WITHIN THE ZONE INDICATED. THE TERMINAL #1 IDENTIFIER MAY BE EITHER A MOLD OR MARKED FEATURE.
5. DIMENSION b APPLIES TO METALLIZED TERMINAL AND IS MEASURED BETWEEN 0.25mm AND 0.30mm FROM TERMINAL TIP.
6. ND AND NE REFER TO THE NUMBER OF TERMINALS ON EACH D AND E SIDE RESPECTIVELY.
7. DEPOPULATION IS POSSIBLE IN A SYMMETRICAL FASHION.
8. COPLANARITY APPLIES TO THE EXPOSED HEAT SINK SLUG AS WELL AS THE TERMINALS.
9. REFER TO JEDEC MO-220 EXCEPT D2, E2, & L DIMENSIONS.
10. WARPAGE SHALL NOT EXCEED 0.10mm.
11. MARKING IS FOR PACKAGE ORIENTATION PURPOSE ONLY.

COMMON DIMENSION				NOTE
REF.	MIN.	NOM.	MAX.	
A	0.70	0.75	0.80	
A1	0	-	0.05	
A3	0.20 REF			
b	0.15	0.20	0.25	
D	3.40	3.50	3.60	
E	3.40	3.50	3.60	
e	0.40 BSC.			
K	0.25	-	-	
L	0.30	0.35	0.40	
N	24			
ND	6			
NE	6			

EXPOSED PAD VARIATIONS						
	D2			E2		
	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.
T243A3-1	2.20	2.30	2.40	2.20	2.30	2.40

-DRAWING NOT TO SCALE-

TITLE: PACKAGE OUTLINE 24L THIN QFN 3.5x3.5x0.8 mm	
APPROVAL	DOCUMENT CONTROL NO. 21-0188
REV. A	2/2

## Maxim 北京办事处

北京 8328 信箱 邮政编码 100083  
 免费电话: 800 810 0310  
 电话: 010-6211 5199  
 传真: 010-6211 5299

Maxim 不对 Maxim 产品以外的任何电路使用负责，也不提供其专利许可。Maxim 保留在任何时间、没有任何通报的前提下修改产品资料和规格的权利。

**Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600** 21