



## 高精度、可调节功率抑制器

## 概述

MAX14691–MAX14693为可调节的过压、欠压和过流保护器件，保护系统防止过流故障以及正向过压和出现反向电压故障。但配合可选的外部p沟道MOSFET使用时，器件还可保护下行电路，防止高达 $\pm 60V$ 的电压故障。器件内置的FET的导通电阻只有 $31m\Omega$ 。


在启动期间，器件可对输出端的大电容进行以连续模式的充电，可应用下游器件的输入端使用了大储能电容的设计。此外，器件具有两级限流模式，在启动后短时间内分别将电流连续限制到预设限值的1倍、1.5倍和2倍，支持在启动期间对大负载快速充电。

MAX14691–MAX14693还具有反向电流保护和过热保护功能。器件采用20引脚( $5mm \times 5mm$ )的TQFN封装，工作的温度范围为 $-40^{\circ}C$ 至 $125^{\circ}C$ 。

## 应用

- 工业电源系统
- 控制和自动化
- 运动系统驱动
- 人机接口
- 高功率应用

## 典型应用电路



# MAX14691–MAX14693

## 高精度、可调节功率抑制器

### Absolute Maximum Ratings

(All voltages referenced to GND.)

IN (Note 1)	-0.3V to +60V
OUT	-0.3V to $V_{IN}$ + 0.3V
HVEN (Note 1)	-0.3V to $V_{IN}$ + 0.3V
GP	max (-0.3V, $V_{IN}$ - 20V) to $V_{IN}$ + 0.3V
UVLO, OVLO	-0.3V to min ( $V_{IN}$ + 0.3V, 20V)
FLAG, EN, RIPEN, CLTS1, CLTS2	-0.3V to +6V
Maximum Current into IN (DC) (Note 2)	6A

SETI	-0.3V to min ( $V_{IN}$ + 0.3V, 6V)
Continuous Power Dissipation ( $T_A = +70^\circ\text{C}$ )	2758mW
TQFN (derate 34.5mW/ $^\circ\text{C}$ above $+70^\circ\text{C}$ )	2758mW
Operating Temperature Range	-40°C to +125°C
Junction Temperature	+150°C
Storage Temperature Range	-65°C to +150°C
Lead Temperature (soldering, 10s)	+300°C
Soldering Temperature (reflow)	+260°C

**Note 1:** An external pFET or diode is required to achieve negative input protection.

**Note 2:** DC current-limited by  $R_{SETI}$ , as well as by thermal design.

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

### Package Thermal Characteristics (Note 3)

TQFN

Junction-to-Ambient Thermal Resistance ( $\theta_{JA}$ ).....29°C/W

Junction-to-Case Thermal Resistance ( $\theta_{JC}$ ).....2°C/W

**Note 3:** Package thermal resistances were obtained using the method described in JEDEC specification JESD51-7, using a four-layer board. For detailed information on package thermal considerations, refer to [www.maximintegrated.com/cn/app-notes/index.mvp/id/4083](http://www.maximintegrated.com/cn/app-notes/index.mvp/id/4083).

### Electrical Characteristics

( $V_{IN} = 5.5\text{V}$  to 58V,  $T_A = -40^\circ\text{C}$  to  $+125^\circ\text{C}$ , unless otherwise noted. Typical values are at  $V_{IN} = 12\text{V}$ ,  $T_A = +25^\circ\text{C}$ ) (Note 4)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
<b>POWER SUPPLY</b>						
IN Voltage Range	$V_{IN}$		5.5	58		V
Shutdown IN Current	$I_{SHDN}$	$V_{EN} = 0\text{V}$ , $V_{HVEN} = 5\text{V}$ , $V_{IN} < 24\text{V}$	5.25	8		$\mu\text{A}$
		$V_{EN} = 0\text{V}$ , $V_{HVEN} = 5\text{V}$	5.25	14		
Supply Current	$I_{IN}$	$V_{IN} = V_{OUT} = 24\text{V}$ , $V_{HVEN} = 0\text{V}$	1.4	1.8		mA
Shutdown OUT Current	$I_{OFF}$	$V_{EN} = 0\text{V}$ , $V_{HVEN} = 5\text{V}$	50	100		$\mu\text{A}$
<b>UVLO, OVLO</b>						
Internal UVLO Trip Level	$V_{UVLO}$	$V_{IN}$ falling, UVLO trip point	11.5	12	12.5	V
		$V_{IN}$ rising	11.9	12.4	13	
UVLO Hysteresis		% of typical UVLO		3		%
Internal OVLO Trip Level	$V_{OVLO}$	$V_{IN}$ falling	33	35	36.4	V
		$V_{IN}$ rising, OVLO trip point	34.5	36	37.4	
OVLO Hysteresis		% of typical OVLO		3		%
External UVLO Adjustment Range (Note 5)			5.5		24	V
External UVLO Select Voltage	$V_{UVLO\_SEL}$		0.15	0.38	0.5	V
External UVLO Leakage Current	$I_{UVLO\_LEAK}$		-250		+250	nA
External OVLO Adjustment Range (Note 5)			6		40	V
External OVLO Select Voltage	$V_{OVLO\_SEL}$		0.15	0.38	0.5	V

# MAX14691–MAX14693

## 高精度、可调节功率抑制器

### Electrical Characteristics (continued)

( $V_{IN}$  = 5.5V to 58V,  $T_A$  = -40°C to +125°C, unless otherwise noted. Typical values are at  $V_{IN}$  = 12V,  $T_A$  = +25°C) (Note 4)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
External OVLO Leakage Current	$I_{OVLO\_LEAK}$		-250		+250	nA
External UVLO/OVLO Set Voltage	$V_{SET}$		1.18	1.22	1.27	V
Undervoltage Trip Level on OUT	$V_{OVLO\_OUT}$	$V_{OUT}$ falling, UVLO trip point	11.5	12	12.5	V
		$V_{OUT}$ rising	11.9	12.4	13	
<b>GP</b>						
Gate Clamp Voltage	$V_{GP}$		10	16.1	20	V
Gate Active Pullup				25		$\Omega$
Gate Active Pulldown		$V_{EN}$ = 5V		105		$\mu$ A
<b>INTERNAL FETs</b>						
Internal FETs On-Resistance	$R_{ON}$	$I_{LOAD}$ = 100mA, $V_{IN}$ ≥ 10V, $T_A$ = +25°C	31	42		$m\Omega$
Current-Limit Adjustment Range	$I_{LIM}$		0.6	6		A
Current-Limit Accuracy	$I_{LIM\_ACC}$	$1A \leq I_{LIM} \leq 6A$ ( $T_A$ = +25°C)	-10	+10		%
		$0.6A \leq I_{LIM} \leq 6A$	-15	+15		
FLAG Assertion Drop Voltage Threshold	$V_{FA}$	Increase in ( $V_{IN}$ - $V_{OUT}$ ) drop until FLAG asserts, $V_{IN}$ = 24V	490			mV
Reverse Current-Blocking Threshold	$V_{RIB}$	$V_{IN}$ - $V_{OUT}$	0	-5	-10	mV
Reverse Current-Blocking Response Time	$t_{RIB}$			11		$\mu$ s
Reverse-Blocking Supply Current	$I_{RBS}$	$V_{OUT}$ = 24V	2300	3800		$\mu$ A
<b>LOGIC INPUT (HVEN, CLTS1, CLTS2, EN, RIPEN)</b>						
HVEN Threshold Voltage	$V_{HVEN\_TH}$		1	2	3.1	V
HVEN Threshold Hysteresis				5		%
HVEN Input Leakage Current	$I_{HVEN\_LEAK}$	$V_{HVEN}$ = 58V	42	66		$\mu$ A
EN, RIPEN, CLTS1, CLTS2 Input Logic-High	$V_{IH}$		1.4			V
EN, RIPEN, CLTS1, CLTS2 Input Logic-Low	$V_{IL}$			0.4		V
EN, RIPEN Input Leakage Current	$I_{EN\_LEAK}$ , $I_{RIPEN\_LEAK}$	$V_{EN}$ , $V_{RIPEN}$ = 0V, 5V	-1	+1		$\mu$ A
CLTS_ Leakage Current		$CLTS\_$ = GND	25			$\mu$ A
<b>LOGIC OUTPUT (FLAG)</b>						
Logic-Low Voltage		$I_{SINK}$ = 1mA		0.4		V
Input Leakage Current		$V_{IN}$ = 5.5V, FLAG deasserted		1		$\mu$ A

# MAX14691–MAX14693

## 高精度、可调节功率抑制器

### Electrical Characteristics (continued)

( $V_{IN}$  = 5.5V to 58V,  $T_A$  = -40°C to +125°C, unless otherwise noted. Typical values are at  $V_{IN}$  = 12V,  $T_A$  = +25°C) (Note 4)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
<b>SETI</b>						
$R_{SETI} \times I_{LIM}$	$V_{RI}$	See the <i>Setting the Current-Limit Threshold</i> section		1.5		V
Current Mirror Output Ratio	$C_{IRATIO}$			25000		
<b>DYNAMIC PERFORMANCE (Note 6)</b>						
Switch Turn-On Time	$t_{ON}$	$V_{IN}$ = 24V, switch OFF to ON, $R_{LOAD}$ = 240Ω, $I_{LIM}$ = 1A, $C_{OUT}$ = 4.7μF, $V_{OUT}$ from 20% to 80% of $V_{IN}$		68		μs
OVP Switch Response Time	$t_{OVP\_RES}$			3		μs
Overcurrent Switch Response Time	$t_{OCP\_RES}$	$I_{LIM}$ = 4A		3		μs
Startup Timeout	$t_{STO}$	Initial start current-limit foldback timeout (Figure 1)	1090	1200	1320	ms
Startup Initial Time	$t_{STI}$	Current is continuously limited to 1x/1.5x/2x in this interval (Figure 1)	21.8	24	26.4	ms
IN Debounce Time	$t_{DEB}$	Interval between $V_{IN} > V_{UVLO}$ and $V_{OUT} = 10\%$ of $V_{IN}$ (Figure 2)	1	1.5	2.1	ms
Blanking Time	$t_{BLANK}$	(Figures 3 and 4)	21.8	24	26.4	ms
Autoretry Time	$t_{RETRY}$	(Figure 3, Note 7)	554	720	792	ms
<b>THERMAL PROTECTION</b>						
Thermal Foldback	$T_J\_FB$			150		°C
Thermal Shutdown	$T_J\_MAX$			165		°C
Thermal Shutdown Hysteresis				10		°C

**Note 4:** All devices are 100% production-tested at  $T_A$  = +25°C. Specifications over the operating temperature range are guaranteed by design.

**Note 5:** Not production-tested, user-adjustable. See the *Overshoot Lockout (OVLO)* and *Undervoltage Lockout (UVLO)* sections.

**Note 6:** All timing is measured using 20% and 80% levels, unless otherwise specified.

**Note 7:** The autoretry time-to-blanking time ratio is fixed and is equal to 30.

# MAX14691–MAX14693

## 高精度、可调节功率抑制器

### 时序图




图1. 启动时序











图2. 去抖时序

# MAX14691–MAX14693

## 高精度、可调节功率抑制器

### 典型工作特性

( $V_{IN} = 12V$ ,  $C_{IN} = 1\mu F$ ,  $C_{OUT} = 4.7\mu F$ ,  $T_A = +25^\circ C$ , unless otherwise noted.)










# MAX14691–MAX14693

## 高精度、可调节功率抑制器

### 典型工作特性(续)

( $V_{IN} = 12V$ ,  $C_{IN} = 1\mu F$ ,  $C_{OUT} = 4.7\mu F$ ,  $T_A = +25^\circ C$ , unless otherwise noted.)






# MAX14691–MAX14693

## 高精度、可调节功率抑制器

### 典型工作特性(续)


( $V_{IN} = 12V$ ,  $C_{IN} = 1\mu F$ ,  $C_{OUT} = 4.7\mu F$ ,  $T_A = +25^\circ C$ , unless otherwise noted.)



# MAX14691–MAX14693

## 高精度、可调节功率抑制器

### 引脚配置




### 引脚说明

引脚	名称	功能
1–5	IN	输入，用于过压保护。用一个1μF陶瓷电容将IN旁路至地，目的是在IN上实现±15kV人体模式的ESD保护。
6	GP	输出，用于外部pFET的栅极驱动。
7	SETI	过载限流调节。在SETI和GND之间连接一个电阻，设置过流门限。SETI必须连接至电阻；如果SETI在启动期间连接至GND，那么开关就不会导通。不要在SETI引脚连接大于30pF的电容。
8	FLAG	开漏输出，故障指示。 $V_{IN} - V_{OUT}$ 电压超过VFA、检测到反向电流、激活热关断保护、达到OVLO或UVLO门限、SETI连接至GND，发生上述条件之一时，即可触发FLAG报警。
9	OVLO	外部可编程过压锁定门限。将OVLO连接至GND时，使用默认的内部OVLO门限；将OVLO连接至外部电阻分压器时，通过外部电阻设置门限，并屏蔽内部预置的OVLO门限。
10	UVLO	外部可编程欠压锁定门限。将UVLO连接至GND时，使用默认的内部UVLO门限；将UVLO连接至外部电阻分压器时，通过外部电阻设置门限，并屏蔽内部预置的UVLO门限。
11–15	OUT	开关输出。利用4.7μF陶瓷电容将OUT旁路至GND，电容尽量靠近器件放置。
16	RIPEN	反向电流保护使能。将RIPEN连接至GND时，禁止反向电流保护功能；将RIPEN连接至逻辑高电平时，激活反向电流保护功能。
17	HVEN	可承受高达58V电压的低电平有效使能输入，见表1。
18	CLTS2	限流类型选择2，见表2。
19	CLTS1	限流类型选择1，见表2。
20	EN	使能输入，高电平有效，见表1。
—	GND/EP	地/裸焊盘。连接至大接地区域以增强散热。

# MAX14691–MAX14693

高精度、可调节功率抑制器

## 功能框图



# MAX14691–MAX14693

## 高精度、可调节功率抑制器

### 详细说明

MAX14691–MAX14693为可调节的过压、欠压和过流保护器件，保护系统防止过流故障以及正向过压和出现反向电压故障。但配合可选的外部p沟道MOSFET使用时，器件还可保护下行电路，防止高达 $\pm 60V$ 的电压故障。MAX14691–MAX14693内置的FET的导通电阻只有 $31m\Omega$ 。在启动期间，器件可对输出端的大电容进行以连续模式的充电，可应用下游器件的输入端使用了大储能电容的设计。此外，MAX14691、MAX14692和MAX14693具有两级限流模式，在启动后短时间内分别将电流连续限制到预设限值的1倍、1.5倍和2倍，支持在启动期间对大负载快速充电。

MAX14691–MAX14693可选择使用外部分压器手动设置过压锁定(OVLO)和欠压锁定(UVLO)门限，或者通过将OVLO和/或UVLO引脚连接至GND使用工厂预设内部门限。器件的过压调节保护范围为：6V至40V；欠压调节保护范围为：5.5V至24V。MAX14691–MAX14693的工厂预设内部门限值为36V(典型值)，预设内部UVLO门限值为12V(典型值)。

MAX14691–MAX14693可编程限流门限可设置为高达6A，具有自动重试、锁存关闭或连续默认响应模式。当器件设置为自动重试模式并且电流超过门限的时间长于24ms(典型值)时，内部FET关断720ms(典型值)，然后再导通。如果故障仍然存在，重复以上循环。锁存关闭模式下，如果故障存在的时间超过24ms(典型值)，内部FET关断，直到使能被触发或关断电源重起。连续模式下，将电流连续限制在编程的限流值。所有模式下，如果 $V_{IN} - V_{OUT}$ 超过FLAG触发压降门限( $V_{FA}$ )，触发 $\overline{FLAG}$ 。

### 启动控制

MAX14691–MAX14693具有两级启动序列，在启动初始时间( $t_{STI}$ )将电流连续限制到设定限流值的1/1.5/2倍，允许对开关输出端的大电容进行快速充电。在此期间，MAX14691将电流限制到设定限值的1倍，MAX14692和MAX14693将电流分别限制到设定限值的1.5倍和2倍。如果任意器件的温度上升至热折返保护门限( $T_{J\_FB}$ )，器件将

进入功率限制模式([图1](#))。该模式下，器件热调节通过开关的电流，以保护本身，并仍然提供尽可能大的输出电流，与所选的限流类型无关。如果在启动超时周期( $t_{STO}$ )内未能对输出充电，开关关断，必须触发IN、EN或 $\overline{HVEN}$ ，以恢复正常工作。

### 过压锁定(OVLO)

MAX14691–MAX14693具有两种确定OVLO门限的方法：通过将OVLO引脚连接至GND，选择36V(典型值)预设内部OVLO门限；如果OVLO引脚电压上升至OVLO选择门限( $V_{OVLO\_SEL}$ )以上，器件进入可调节OVLO模式。如[典型应用电路](#)所示，将外部分压器连接至OVLO引脚，调节OVLO门限。为将耗流降至最小， $R_3 = 2.2M\Omega$ 是一个好的起始值。由于 $V_{SET}$ 已知， $R_3$ 已选定， $V_{OVLO}$ 为目标OVLO值，然后即可利用下式计算 $R_4$ ：

$$R_4 = \frac{R_3 \times V_{SET}}{V_{OVLO} - V_{SET}}$$

### 欠压锁定(UVLO)

MAX14691–MAX14693具有两种确定UVLO门限的方法：通过将UVLO引脚连接至GND，选择12V(典型值)预设内部UVLO门限；如果UVLO引脚电压上升至UVLO选择门限( $V_{UVLO\_SEL}$ )以上，器件进入可调节UVLO模式。如[典型应用电路](#)所示，将外部分压器连接至UVLO引脚，调节UVLO门限。为将耗流降至最小， $R_1 = 2.2M\Omega$ 是一个好的起始值。由于 $V_{SET}$ 已知， $R_1$ 已选定， $V_{UVLO}$ 为目标值，然后即可利用下式计算 $R_2$ ：

$$R_2 = \frac{R_1 \times V_{SET}}{V_{UVLO} - V_{SET}}$$

### 开关控制

MAX14691–MAX14693中有两个独立的输入使能： $\overline{HVEN}$ 和EN。 $\overline{HVEN}$ 为一个具有“高 – 电压 – 能力”的输入，支持高达58V的信号；EN为低电压输入，支持最大电压5V。故障条件下，触发 $\overline{HVEN}$ 或EN将复位故障。使能输入根据真值表([表1](#))控制开关状态。

## 高精度、可调节功率抑制器

**表1. 使能输入**

HVEN	EN	SWITCH STATUS
0	0	ON
0	1	ON
1	0	OFF
1	1	ON

### 输入去抖

MAX14691–MAX14693具有一个内置输入去抖时间( $t_{DEB}$ )。去抖时间介于POR事件与开关导通之间的延迟。如果输入电压上升至UVLO门限电压以上，或者如果IN上的电压大于 $V_{UVLO}$ 时，使能引脚触发至导通状态，开关经过 $t_{DEB}$ 时间后导通。如果IN的电压在 $t_{DEB}$ 时间之前下降至 $V_{UVLO}$ 以下，开关保持关断(图2)。如果OUT电压已经高于 $V_{UVLO\_OUT}$ ，器件通过使能引脚打开或退出OVLO状态时，这时没有去抖间隔时间；这是因为器件已经退出POR状态，OUT高于 $V_{UVLO\_OUT}$ 。

### 反向电流保护

MAX14691–MAX14693具有电流阻断功能。为使能反向电流阻断功能，将RIPEN拉高。RIPEN为高电平时，如果检测到出现反向电流，内部nFET和外部pFET关断2.4ms；经过该时间后，开关短暂返回导通状态，以确定是否仍然存在反向电流。反向电流条件消失后，nFET和pFET恢复导通，应用以上启动控制部分定义的两级启动控制方法。

### 限流类型选择

MAX14691–MAX14693具有三种可选的限流模式。上电期间，所有器件默认为连续模式，执行启动控制部分定义的程序。器件成功上电并经过时间 $t_{STO}$ 后，器件检测CLTS1和CLTS2的状态；CLTS1和CLTS2的状态设置限流模式类型，请参见表2。

**表2. 限流类型选择**

CLTS2	CLTS1	CURRENT-LIMIT TYPE
0	0	LATCHOFF MODE
0	1	AUTORETRY MODE
1	0	CONTINUOUS MODE
1	1	CONTINUOUS USED

### 自动重试模式(图3)

自动重试限流模式下，当通过器件的电流达到门限时， $t_{BLANK}$ 定时器开始计数。当开关上的压降上升至 $V_{FA}$ 以上时，FLAG输出变为低电平。如果过流条件存在的时间达到 $t_{BLANK}$ ，开关关断；如果过流条件在达到时间 $t_{BLANK}$ 之前消除，定时器复位。一旦达到时间 $t_{BLANK}$ ，立即开始重试时间延迟( $t_{RETRY}$ )。重试时间期间，开关保持关断；一旦达到时间 $t_{RETRY}$ ，开关恢复导通。如果仍然存在故障，则重复该循环，FLAG保持为低电平；如果故障消除，开关保持导通。

自动重试功能降低了过流或短路条件下的系统功耗。 $t_{BLANK}$ 期间，当开关导通时，供电电流保持在电流门限以内； $t_{RETRY}$ 期间，当开关关断时，没有电流流过开关，所以平均输出电流远远小于所设置的限流值。采用下式计算平均输出电流：

$$I_{LOAD} = I_{LIM} \left[ \frac{t_{BLANK} + t_{STI} \times K}{t_{BLANK} + t_{RETRY} + t_{STI}} \right]$$

其中K为初始限流值的倍数因子(1倍、1.5倍或2倍)。当 $t_{BLANK}$ 为24ms (典型值)、 $t_{STI}$ 为24ms、 $K = 1$ 、 $t_{RETRY}$ 为720ms (典型值)、占空比为3.1%时，相对于开关全时间导通的情况，功耗节省97%。

## 高精度、可调节功率抑制器




图3. 故障状态下的自动重试时序




图4. 故障锁存关闭时序

## 高精度、可调节功率抑制器

### 锁存关闭模式(图4)

锁存关闭限流模式下，当通过器件的电流达到门限时， $t_{BLANK}$ 定时器开始计数。当开关上的压降上升至 $V_{FA}$ 以上时，触发 $\overline{FLAG}$ 。如果过流条件在达到时间 $t_{BLANK}$ 之前消除，定时器复位。如果过流条件持续时间超过屏蔽时间，开关将关断；开关保持关断，直到触发控制逻辑(EN或 $\overline{HVEN}$ )或输入电压断开后再接通。

### 连续模式(图5)

连续限流模式下，当流过器件的电流达到门限时，器件将电流限制到设置的限制值。当开关上的压降上升至 $V_{FA}$ 以上时，触发 $\overline{FLAG}$ ；电压降下降至 $V_{FA}$ 以下时，去触发。

### 故障指示( $\overline{FLAG}$ )输出

$\overline{FLAG}$ 为故障指示开漏输出，要求使用外部上拉电阻拉至直流电源。发生以下任何条件时，触发 $\overline{FLAG}$ ：

- $V_{IN} - V_{OUT} > V_{FA}$
- 触发反向电流保护
- 管芯温度超过 $+165^{\circ}\text{C}$
- SETI接地
- 未达到UVLO门限
- 达到OVLO门限




图5. 故障状态下连续限流

## 高精度、可调节功率抑制器

### 热关断保护

热关断电路保护器件不发生过热，如果结温超过+165°C (典型值)，开关关断，触发 $\overline{\text{FLAG}}$ 报警。结温冷却10°C (典型值)后，如果器件处于自动重试或连续限流模式，MAX14691–MAX14693退出热关断状态并恢复常规工作；如果处于锁存关闭模式，器件保持锁存关闭，直到输入电压关断再接通或触发使能引脚。

MAX14691–MAX14693内置热关断技术的行为与所选限流模式相关。器件处于自动重试模式时，如果退出故障条件，热保护使用自动重试时序。MAX14691–MAX14693检测到过热故障时，开关关断。结温下降至温度下限时，器件在经过时间 $t_{\text{RETRY}}$ 后导通。锁存关闭模式下，器件保持锁存关闭，直到输入电压关断再接通或触发使能引脚。连续限流模式下，温度超过限值时，器件关断；温度达到下限时经过时间 $t_{\text{DEB}}$ ，器件恢复打开。热保护没有重试时间。

### 应用信息

#### 设置限流门限

在SETI和地之间连接电阻，设置MAX14691–MAX14693的限流门限。当SETI浮空时，将限流门限设置为0A；由于将SETI连接至地为故障条件，造成开关保持关断，触发 $\overline{\text{FLAG}}$ 。按照下式计算限流门限：

$$R_{\text{SETI}}(\text{k}\Omega) = \frac{V_{\text{RI}}(\Omega \times A)}{I_{\text{LIM}}(\text{mA})} \times C_{\text{IRATIO}}$$

不要使用小于6kΩ的 $R_{\text{SETI}}$ 。表3所示为SETI上不同电阻值时的限流门限。

利用电流检测自归零运算放大器实现比例为 $C_{\text{IRATIO}}$ 的电流镜。通过SETI引脚提供IN-OUT FET的镜像电流。因此，SETI引脚上的电压( $V_{\text{SETI}}$ )应理解为通过IN-OUT FET的电流，如下式所示：

$$\begin{aligned} I_{\text{IN-OUT}} &= I_{\text{SETI}} \times C_{\text{IRATIO}} = \frac{V_{\text{SETI}}(V)}{R_{\text{SETI}}(\text{k}\Omega)} \\ &\times C_{\text{IRATIO}} = \frac{V_{\text{SETI}}(V)}{V_{\text{RI}}(V)} \times I_{\text{LIM}} \end{aligned}$$

#### IN旁路电容

在IN和GND之间接一个最小1μF的电容，限制发生瞬间短路时的输入电压跌落。电容值越大，负载引起的输入电压瞬态下冲越小。

#### 热插拔

许多电源应用中，需要利用输入滤波电容减小辐射、增强ESD保护等。热插拔应用中，连接到输入端子的电源线存在一定的寄生电感和电容，容易造成过冲和振铃。这种效应会使受保护器件的输入电压达到供电电压的两倍，比如24V输入电压很容易因为振铃出现超过40V的电压。MAX14691–MAX14693内置热插拔输入瞬态保护。然而，如果针对的是要求苛刻的工业EMC测试，使用瞬态电压抑制器(TVS)，安装在靠近输入端的位置，能够将输入浪涌限制到60V。

#### OUT电容

为了保证在整个温度范围及整个可编程限流范围内维持器件稳定工作，在OUT与地之间连接一个4.7μF陶瓷电容。连接至器件输出的其它电路可能引入附加电容；但应注意，MAX14691–MAX14693上的输出电容太多会造成故障。如果电容太大，MAX14691–MAX14693可能不能在启动超时之前对电容充电。利用下式计算可连接至OUT端的最大电容负载( $C_{\text{MAX}}$ )：

**表3. 限流门限与电阻值的关系**

R <sub>SETI</sub> (kΩ)	CURRENT LIMIT (A)
62.5	0.6
37.5	1.0
25.0	1.5
18.75	2.0
15.0	2.5
12.5	3.0
10.7	3.5
9.375	4.0
8.3	4.5
7.5	5.0
6.82	5.5
6.25	6.0

## 高精度、可调节功率抑制器

$$C_{MAX}(mF) = I_{LIM}(A) \left[ \frac{M \times t_{STI}(ms) + t_{STO}(ms)}{V_{IN\_MAX}(V)} \right]$$

式中，M为启动期间应用至限流值的倍数因子(1/1.5/2倍)。例如，使用MAX14691时，如果 $V_{IN\_MAX} = 30V$ 、 $t_{STO}(\text{min}) = 1090\text{ms}$ 、 $t_{STI}(\text{min}) = 22\text{ms}$ 以及 $I_{LIM} = 3A$ ， $C_{MAX}$ 的理论最大值为111mF。本例中，如果电容超过111mF，将造成故障条件，因为电容不能在时间 $t_{STO}$ 之内充至足够的电压。实际应用中，输出电容大小受限于PCB电路板的热性能。较差的热设计会造成器件的热折返限流保护功能过早触发，从而进一步限制可充电的最大电容。所以，为对较大电容组进行充电，必须正确设计PCB的热性能。

### 输出续流二极管，防止感性负载对地短路

如果应用中的感性负载较大，要求在OUT端和GND之间使用续流二极管；这样将保护器件预防在对地短路发生期间产生电感反冲。

### PCB布局建议

为优化开关对输出短路条件的响应时间，所有走线应尽量短，以减小寄生电感效应。使输入和输出电容尽量靠近器件(不长于5mm)安装，IN和OUT必须采用宽而短的走线连接至电源总线。正常工作期间，功耗较小，器件封装的温度变化很小。

PCB布局设计需要满足两项挑战：高电流输入及输出通路和非常重要的散热。

### 散热

Maxim建议在四层电路板的FR4绝缘材料上使用2oz铜。

层叠结构从上至下的顺序为顶层(走线)、GND (区域)、电源(区域，连接至 $V_{OUT}$ )和底层(走线)。

将IC安装在裸焊盘，支撑点最少为 $100 \times 100 \text{ mil}$ ，与GND区域之间至少有5个过孔。过孔的直径应至少为32mil，带有16mil镀铜孔。过孔镀铜需要至少为0.5oz铜。

在全部四层上提供面积至少为 $1\text{in} \times 1\text{in}$ 的覆铜区域。有一点很重要，由于FR4绝缘材料的原因，内层对散热影响不大，但从电气角度讲非常重要。

如果可能，使顶层和底层覆铜区域避开阻焊层，这将大大提高散热性能。

使用类似的大覆铜区域直接连接至OUT引脚，建议尺寸为 $1\text{in} \times 1\text{in}$ ；这看起来超过了电流通路要求，但对散热非常关键。谨记，热量产生于n沟道MOSFET的漏结，然后通过5个OUT引脚排热，需要在相同覆铜区域散热。

### 电流通路要求

将全部5个IN引脚连接至宽度至少为150mil的覆铜区域；如果使用2oz铜，可将该要求降低为100mil。如果使用外部p沟道pMOSFET (漏极连接至IN引脚)，记住在源极连接上提供相同的铜走线。

在IN和OUT引脚上安装去耦电容时，要千万小心；尽量靠近IC引脚安装的习惯可能会影响以上走线宽度的最小要求。

注意回路电流不通过IC非常重要；因此，外部接地走线的宽度与输入/输出走线相同非常重要。

Maxim建议使用GND区域，每个输入和输出地使用至少4个镀铜过孔连接至该区域。过孔直径应为84mil(或者如果为方形，则为60mil x 60mil)，带有35mil镀铜孔。

### 附加信息

关于散热的更多信息，请参见以下网址的IC应用部分：  
<http://www.maximintegrated.com/cn>。

## 高精度、可调节功率抑制器

## ESD测试条件

利用 $1\mu\text{F}$ 、低ESR陶瓷电容将IN旁路至地时，MAX14691–MAX14693的IN端具有 $\pm 15\text{kV}$  (HBM)的ESD保护。如果IN端只需要 $\pm 2\text{kV}$  (HBM) ESD保护，则无需连接电容。所有引脚均具有 $\pm 2\text{kV}$  (HBM) ESD保护能力。

## HBM ESD保护

图6所示为人体模式测试模型，图7所示为对低阻放电时产生的电流波形。该模型包括一个 $100\text{pF}$ 电容，先将其充电至ESD测试电压，然后通过 $1.5\text{k}\Omega$ 电阻对器件放电。




图6. 人体模式ESD测试模型





图7. 人体模式电流波形

## 典型应用电路



# MAX14691–MAX14693

## 高精度、可调节功率抑制器

### 定购信息

器件	初始限流值	温度范围	引脚-封装
MAX14691ATP+T	1.0x	-40°C至+125°C	20 TQFN-EP*
MAX14692ATP+T	1.5x	-40°C至+125°C	20 TQFN-EP*
MAX14693ATP+T	2.0x	-40°C至+125°C	20 TQFN-EP*

+表示无铅(Pb)/符合RoHS标准的封装。

T = 卷带包装。

\*EP = 裸焊盘。

### 芯片信息

PROCESS: BiCMOS

### 封装信息

如需最近的封装外形信息和焊盘布局(占位面积), 请查询[www.maximintegrated.com/cn/design/packaging](http://www.maximintegrated.com/cn/design/packaging)。请注意, 封装编码中的“+”、“#”或“-”仅表示RoHS状态。封装图中可能包含不同的尾缀字符, 但封装图只与封装有关, 与RoHS状态无关。

封装类型	封装编码	外形编号	焊盘布局编号
20 TQFN-EP	T2055+5C	<a href="#">21-0140</a>	<a href="#">90-0010</a>

# MAX14691–MAX14693

## 高精度、可调节功率抑制器

### 修订历史

修订号	修订日期	说明	修改页
0	5/14	最初版本。	—
1	8/14	删除MAX14692和MAX14693的未来产品参考，更新首页，替换布局和散热部分。	1, 16, 18

### Maxim北京办事处

免费电话：800 810 0310

电话：010–5226 4200

传真：010–6211 5299



Maxim不对Maxim产品以外的任何电路使用负责，也不提供其专利许可。Maxim保留在任何时间、没有任何通报的前提下修改产品资料和规格的权利。电气特性表中列出的参数值(最小值和最大值)均经过设计验证，数据资料其它章节引用的参数值供设计人员参考。

**Maxim Integrated 160 Rio Robles, San Jose, CA 95134 USA 1-408-601-10 00**

© 2015 Maxim Integrated

Maxim标志和Maxim Integrated是Maxim Integrated Products, Inc.的商标。