

1024位1-Wire EEPROM

概述

DS2431是一款1024位1-Wire® EEPROM芯片,由四个存储器页组成,每页256位。数据先被写人一个8字节暂存器中,经校验无误后复制到EEPROM存储器。其特点在于,四个存储器页相互独立,可以单独设置写保护或EPROM仿真模式,在EPROM仿真模式下,所有位的状态只能从1变成0。DS2431通过单触点1-Wire总线进行通信,通信采用标准的1-Wire协议。每个器件都有唯一的、不能更改的64位ROM注册码,该注册码由工厂光刻写人芯片。在多点的1-Wire网络环境中,该注册码用于对器件进行寻址。

应用

配件/PCB识别

医疗传感器校准数据存储

包括IEEE P1451.4智能传感器在内的模拟传感器校准


打印墨盒以及硒鼓识别

耗材售后管理

特性

- ◆ 1024位EEPROM存储器,分为四页,每页256位
- ◆ 独立的存储器页,可以永久写保护或设置成EPROM 仿真模式("写入0")
- ◆ 通过切换点滞回与滤波,对噪声条件下的性能进行 优化
- ◆ IEC 1000-4-2 4级ESD保护(典型±8kV接触放电模式、 ±15kV气隙放电模式)
- ◆ 可在-40°C至+85°C温度范围、2.8V至5.25V电压范 围内进行读写操作
- ◆ 按照1-Wire协议,在15.4kbps或125kbps速率下使用 单个数字信号与主机通信

典型工作电路



定购信息

PART	TEMP RANGE	PIN-PACKAGE
DS2431+	-40°C to +85°C	3 TO-92
DS2431+T&R	-40°C to +85°C	3 TO-92
DS2431P+	-40°C to +85°C	6 TSOC
DS2431P+T&R	-40°C to +85°C	6 TSOC
DS2431G+	-40°C to +85°C	2 SFN
DS2431G+T&R	-40°C to +85°C	2 SFN
DS2431Q+T&R	-40°C to +85°C	6 TDFN-EP* (2.5k pcs)
DS2431X-S+	-40°C to +85°C	3x3 UCSPR (2.5k pcs)
DS2431X+	-40°C to +85°C	3x3 UCSPR (10k pcs)

注:卷带中TO-92封装的引脚间距约为100mil (2.54mm),详细信息请参考封装图。

+表示无铅(Pb)/符合RoHS标准的封装。

T&R = 卷带包装。

*EP = 裸焊盘。

引脚配置在数据资料的最后给出。

1-Wire是Maxim Integrated Products, Inc.的注册商标。

本文是英文数据资料的译文,文中可能存在翻译上的不准确或错误。如需进一步确认,请在您的设计中参考英文资料。 有关价格、供货及订购信息,请联络Maxim亚洲销售中心: 10800 852 1249 (北中国区), 10800 152 1249 (南中国区), 或访问Maxim的中文网站: china.maximintegrated.com。

ABSOLUTE MAXIMUM RATINGS

IO Voltage Range to GND	0.5V to +6V	Lead Temperature (excluding UCSP, soldering	g, 10s)+300°C
IO Sink Current	20mA	Soldering Temperature (reflow)	
Operating Temperature Range	40°C to +85°C	TO-92	+250°C
Junction Temperature	+150°C	All other packages, excluding SFN	+260°C
Storage Temperature Range	55°C to +125°C		

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS

 $(T_A = -40^{\circ}C \text{ to } +85^{\circ}C.) \text{ (Note 1)}$

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS		
IO PIN: GENERAL DATA	•		'					
1-Wire Pullup Voltage	V _{PUP}	(Note 2)	2.8		5.25	V		
1-Wire Pullup Resistance	Rpup	(Notes 2, 3)	0.3		2.2	kΩ		
Input Capacitance	CIO	(Notes 4, 5)			1000	pF		
Input Load Current	ΙL	IO pin at V _{PUP}	0.05		6.7	μΑ		
High-to-Low Switching Threshold	V _{TL}	(Notes 5, 6, 7)	0.5		V _{PUP} - 1.8	V		
Input Low Voltage	V _I L	(Notes 2, 8)			0.5	V		
Low-to-High Switching Threshold	V _{TH}	(Notes 5, 6, 9)	1.0		V _{PUP} - 1.0	V		
Switching Hysteresis	V _H Y	(Notes 5, 6, 10)			1.70	V		
Output Low Voltage	V _{OL}	At 4mA (Note 11)			0.4	V		
Recovery Time	toso	Standard speed, $R_{PUP} = 2.2k\Omega$	5					
		Overdrive speed, R _{PUP} = $2.2k\Omega$	2			1119		
(Notes 2,12)	^t REC	Overdrive speed, directly prior to reset pulse; $R_{PUP} = 2.2k\Omega$	5			- μs		
Rising-Edge Hold-Off Time		Standard speed	0.5		5.0			
(Notes 5, 13)	t _{REH}	Overdrive speed	Not applicable (0)		μs			
Time Slot Duration	4	Standard speed	65					
(Notes 2, 14)	tslot	Overdrive speed	speed 8			μs		
IO PIN: 1-Wire RESET, PRESEN	CE-DETECT	CYCLE						
Reset Low Time (Note 2)	tpori	Standard speed	480		640	110		
neset Low Time (Note 2)	t _{RSTL}	Overdrive speed	48		80	μs		
Presence-Detect High Time	t _{PDH}	Standard speed	15		60	μs		
Tresence-Detect High Time	IPDH	Overdrive speed	2		6	μο		
Presence-Detect Low Time	tpDL	Standard speed	60		240	μs		
Trooding Detect Low Time	I IPDL	Overdrive speed	8		24	μο		
Presence-Detect Sample Time	tmsp	Standard speed	60		75	116		
(Notes 2, 15)	41/101	Overdrive speed	6		10	μs		

ELECTRICAL CHARACTERISTICS (continued)

 $(T_A = -40^{\circ}C \text{ to } +85^{\circ}C.) \text{ (Note 1)}$

PARAMETER	SYMBOL	CONDITIONS	MIN TY	P MAX	UNITS	
IO PIN: 1-Wire WRITE			'		•	
		Standard speed	60	120		
Write-Zero Low Time (Notes 2, 16, 17)	twoL	Overdrive speed, V _{PUP} > 4.5V	5	15.5	μs	
(110163 2, 10, 17)		Overdrive speed	6	15.5		
Write-One Low Time	t	Standard speed	1	15	1	
(Notes 2, 17)	t _{W1L}	Overdrive speed	1	2	μs	
IO PIN: 1-Wire READ			·			
Read Low Time	+ + + + + + + + + + + + + + + + + + + +	Standard speed	5	15 - δ	110	
(Notes 2, 18)	t _{RL}	Overdrive speed	1	2 - δ	- µs	
Read Sample Time		Standard speed	$t_{RL} + \delta$	15	110	
(Notes 2, 18)	tmsr	Overdrive speed	$t_{RL} + \delta$	2	μs	
EEPROM						
Programming Current	IPROG	(Notes 5, 19)		0.8	mA	
Programming Time	tprog	(Notes 20, 21)		10	ms	
Write/Erase Cycles (Endurance)	Nov	At +25°C	200k			
(Notes 22, 23)	N _C Y	At +85°C (worst case)	50k			
Data Retention (Notes 24, 25, 26)	t _{DR}	At +85°C (worst case)	40		Years	

- **Note 1:** Specifications at $T_A = -40^{\circ}C$ are guaranteed by design only and not production tested.
- Note 2: System requirement.
- **Note 3:** Maximum allowable pullup resistance is a function of the number of 1-Wire devices in the system and 1-Wire recovery times. The specified value here applies to systems with only one device and with the minimum 1-Wire recovery times. For more heavily loaded systems, an active pullup such as that found in the DS2482-x00, DS2480B, or DS2490 may be required.
- Note 4: Maximum value represents the internal parasite capacitance when V_{PUP} is first applied. If a 2.2kΩ resistor is used to pull up the data line, 2.5μs after V_{PUP} has been applied, the parasite capacitance does not affect normal communications.
- Note 5: Guaranteed by design, characterization, and/or simulation only. Not production tested.
- **Note 6:** V_{TL}, V_{TH}, and V_{HY} are a function of the internal supply voltage, which is a function of V_{PUP}, R_{PUP}, 1-Wire timing, and capacitive loading on IO. Lower V_{PUP}, higher R_{PUP}, shorter t_{REC}, and heavier capacitive loading all lead to lower values of V_{TI}, V_{TH}, and V_{HY}.
- **Note 7:** Voltage below which, during a falling edge on IO, a logic 0 is detected.
- Note 8: The voltage on IO must be less than or equal to V_{ILMAX} at all times the master is driving IO to a logic 0 level.
- **Note 9:** Voltage above which, during a rising edge on IO, a logic 1 is detected.
- Note 10: After V_{TH} is crossed during a rising edge on IO, the voltage on IO must drop by at least V_{HY} to be detected as logic 0.
- Note 11: The I-V characteristic is linear for voltages less than 1V.
- Note 12: Applies to a single device attached to a 1-Wire line.
- Note 13: The earliest recognition of a negative edge is possible at t_{REH} after V_{TH} has been reached on the preceding rising edge.
- Note 14: Defines maximum possible bit rate. Equal to twoLMIN + trecmin.
- Note 15: Interval after t_{RSTL} during which a bus master is guaranteed to sample a logic 0 on IO if there is a DS2431 present. Minimum limit is t_{PDHMIN}; maximum limit is t_{PDHMIN} + t_{PDLMIN}.
- Note 16: Numbers in bold are not in compliance with legacy 1-Wire product standards. See the Comparison Table.
- Note 17: ε in Figure 11 represents the time required for the pullup circuitry to pull the voltage on IO up from V_{IL} to V_{TH}. The actual maximum duration for the master to pull the line low is t_{W11 MAX} + t_F ε and t_{W01 MAX} + t_F ε, respectively.
- **Note 18:** δ in Figure 11 represents the time required for the pullup circuitry to pull the voltage on IO up from V_{IL} to the input-high threshold of the bus master. The actual maximum duration for the master to pull the line low is $t_{RLMAX} + t_{F}$.

1024位1-Wire EEPROM

- **Note 19:** Current drawn from IO during the EEPROM programming interval. The pullup circuit on IO during the programming interval should be such that the voltage at IO is greater than or equal to V_{PUPMIN}. If V_{PUP} in the system is close to V_{PUPMIN}, a low-impedance bypass of R_{PUP}, which can be activated during programming, may need to be added.
- Note 20: Interval begins t_{REHMAX} after the trailing rising edge on IO for the last time slot of the E/S byte for a valid Copy Scratchpad sequence. Interval ends once the device's self-timed EEPROM programming cycle is complete and the current drawn by the device has returned from I_{PROG} to I_L.
- Note 21: tpROG for units branded version "A1" is 12.5ms. tpROG for units branded version "A2" and later is 10ms.
- **Note 22:** Write-cycle endurance is degraded as T_A increases.
- Note 23: Not 100% production tested; guaranteed by reliability monitor sampling.
- Note 24: Data retention is degraded as TA increases.
- **Note 25:** Guaranteed by 100% production test at elevated temperature for a shorter time; equivalence of this production test to the data sheet limit at operating temperature range is established by reliability testing.
- **Note 26:** EEPROM writes can become nonfunctional after the data-retention time is exceeded. Long-term storage at elevated temperatures is not recommended; the device can lose its write capability after 10 years at +125°C or 40 years at +85°C.

对照表

		LEGACY	VALUES		DS2431 VALUES				
PARAMETER		RD SPEED is)		VE SPEED is)		RD SPEED is)	_	/E SPEED is)	
	MIN	MAX	MIN	MAX	MIN	MAX	MIN	MAX	
tslot (including trec)	61	(undefined)	7	(undefined)	65*	(undefined)	8*	(undefined)	
trstl	480	(undefined)	48	80	480	640	48	80	
tpDH	15	60	2	6	15	60	2	6	
tpDL	60	240	8	24	60	240	8	24	
twoL	60	120	6	16	60	120	6	15.5	

^{*}有意进行的修改;由于更改了1-Wire前端,需要更长的恢复时间。

注: 粗体数据不符合传统的1-Wire产品规格。

引脚说明

		引脚			名称	功能
TSOC	TO-92	TDFN-EP	SFN	UCSPR		77.15
3, 4, 5, 6	3	1, 4, 5, 6	_	A2, A3, C2, C3	N.C.	无连接。
2	2	2	1	C1	Ю	1-Wire总线接口,漏极开路,需外接上 拉电阻。
1	1	3	2	A1	GND	参考地。
_	_	EP	_	_	EP	裸焊盘,将裸焊盘均匀焊接至电路板的地层,以保证正常工作,详细信息请参考应用笔记3273: Exposed Pads: A Brief Introduction。

详细说明

DS2431单芯片包含1024位的EEPROM、8字节寄存器/控制页(用户最多可读/写7个字节)以及全功能1-Wire接口。每片DS2431出厂时都带有激光刻人的64位ROM注册码,以保证其绝对可溯性。数据按照1-Wire协议串行传输,只需要一条数据线和返回地线。DS2431有一个称为暂存器的附加存储区,在向主存储器或寄存器页写人数据时用作缓存器。数据首先被写人暂存器,并可从这里回读。数据经过校验无误后,Copy Scratchpad命令将数据传送到最终存储器单元。DS2431的典型应用包括配件/PCB识别、医疗传感器校准数据存储、包括IEEE P1451.4智能传感器在内的模拟传感器校准、打印墨盒以及硒鼓识别和耗材售后管理。

总述

图1所示的方框图说明了DS2431主控单元与存储器部分的 关系。DS2431包括四个主要数据部件: 64位光刻ROM、 64位暂存器、四个32字节EEPROM页以及64位寄存器页。




图1. 方框图

1024位1-Wire EEPROM




图2. 1-Wire协议层结构




图3.64位光刻ROM

1-Wire协议的层次结构如图2所示,主机必须首先发送如下七条ROM功能命令中的一条: Read ROM、Match ROM、Search ROM、Skip ROM、Resume、Overdrive-Skip ROM或Overdrive-Match ROM。在按照标准速率执行完成Overdrive-Skip ROM或Overdrive-Match ROM命令字节后,器件进入过驱动模式,随后的通信采用更高速率进行。与ROM功能命令有关的协议说明见图9。成功地执行了ROM功能命令后,就可以进行存储器操作,主机可发出四条存储器功能命令中的任一条。与存储器功能命令有关的协议说明见图7。所有数据读写时,都是低位在前。

64位光刻ROM

每个DS2431都有一个唯一的64位ROM码,其中前8位是1-Wire家族码,中间48位是唯一的序列号,最后8位是前56位的循环冗余校验(CRC)码,详见图3所示。1-Wire CRC校验码通过一个包括移位寄存器和XOR门的多项式发生器产生,如图4所示。该多项式为: $X^8 + X^5 + X^4 + 1$ 。有关1-Wire CRC校验码的更多信息请参考应用笔记27: 理解和运用Maxim <u>iButton®产品中的循环冗余校验(CRC)</u>。

移位寄存器初始化时被清0。然后从家族码的最低有效位 开始,每次移入一位。当家族码的第8位被移入后,再移 入序列号。当序列号的最后一位也被移入时,移位寄存 器的值即为CRC码的值。继续移入8位CRC码后,移位寄 存器所有位归0。

iButton是Maxim Integrated Products, Inc.的注册商标。




图4. 1-Wire CRC发生器

存储器访问

数据存储器和寄存器位于一个线性地址空间,如图5所示。数据存储器和寄存器对读操作没有限制。DS2431的EEPROM阵列共有18行,每行8字节。前16行被等分为4个存储器页(每页32字节),这4页为主数据存储器,可以通过设置寄存器行中相应的保护字节将每一页单独设置成开放(无保护)、写保护或EPROM模式。最后两行包括

保护寄存器和保留字节。寄存器行包括4个保护控制字节、1个复制保护字节、1个工厂预置字节和2个用户字节/厂商ID字节。厂商ID可以是客户提供的标识码,用于帮助应用软件识别与DS2431有关的产品。

如需设置并注册定制的ID,请与工厂联系。最后一行为将来的应用所保留,没有定义R/W功能,不能使用这些操作。

ADDRESS RANGE	TYPE	DESCRIPTION	PROTECTION CODES
0000h to 001Fh	R/(W)	Data Memory Page 0	_
0020h to 003Fh	R/(W)	Data Memory Page 1	_
0040h to 005Fh	R/(W)	Data Memory Page 2	_
0060h to 007Fh	R/(W)	Data Memory Page 3	_
0080h*	R/(W)	Protection Control Byte Page 0	55h: Write Protect P0; AAh: EPROM Mode P0; 55h or AAh: Write Protect 80h
0081h*	R/(W)	Protection Control Byte Page 1	55h: Write Protect P1; AAh: EPROM Mode P1; 55h or AAh: Write Protect 81h
0082h*	R/(W)	Protection Control Byte Page 2	55h: Write Protect P2; AAh: EPROM Mode P2; 55h or AAh: Write Protect 82h
0083h*	R/(W)	Protection Control Byte Page 3	55h: Write Protect P3; AAh: EPROM Mode P3; 55h or AAh: Write Protect 83h
0084h*	R/(W)	Copy Protection Byte	55h or AAh: Copy Protect 0080h:008Fh, and Any Write-Protected Pages
0085h	R	Factory Byte. Set at Factory.	AAh: Write Protect 85h, 86h, 87h; 55h: Write Protect 85h; Unprotect 86h, 87h
0086h	R/(W)	User Byte/Manufacturer ID	_
0087h	R/(W)	User Byte/Manufacturer ID	_
0088h to 008Fh	_	Reserved	_

^{*}一旦编程为AAh或55h后,该地址变为只读。可保存其它所有代码,但地址写保护以及任何激活功能除外。

图5. 存储器映射

1024位1-Wire EEPROM

除EEPROM主阵列外,还包含一个8字节易失暂存器。向EEPROM阵列写人数据包括两个步骤。首先,数据先写到暂存器,然后被复制到主阵列。这就允许用户在将数据复制到主阵列前先对写人暂存器的数据进行校验。器件仅支持整行(8字节)复制操作。为保证暂存器中用于复制操作的数据有效,Write Scratchpad命令提供的地址必须开始于一行的边界处,而且暂存器必须写人8个完整的字节。

保护控制寄存器决定执行Write Scratchpad命令时输入数据如何被加载到暂存器。保护控制寄存器设置为55h (写保护)时,输入的数据被忽略,位于目标地址的主存储器数据被加载到暂存器。保护控制寄存器设置为AAh (EPROM模式)时,输入数据与目标地址的主存储器数据进行逻辑与,计算结果被加载到暂存器。保护控制寄存器的其它任意设置值使相关存储器页处于不限制写操作的开放状态。保护控制字节设置成55h或AAh时,该字节自身也受写保护。保护控制字节设置成55h时并不阻止复制操作。这就允许被写保护的数据在器件内部进行刷新(即用当前数据重新编程)。

复制保护字节用于更高的安全级别,仅应在其它所有保护控制字节、用户字节和写保护页被设置成最终值后才被使用。如果复制保护字节置为55h或AAh,将阻止所有试图向寄存器行和用户字节行复制的操作。此外,所有试图向写保护的主存储器页复制的操作(即刷新)也被阻止。

地址寄存器和传输状态

DS2431使用3个地址寄存器: TA1、TA2以及E/S (图6)。这些寄存器在许多其它1-Wire器件中都很常见,但用法与DS2431略有不同。寄存器TA1和TA2必须加载进行数据写人或读出的目标地址。寄存器E/S是一个只读的传输状态寄存器,用来校验写操作命令的数据完整性。E/S的E[2:0]位加载Write Scratchpad命令所输入的T[2:0]位,每输入一个数据字节加1。这实际上是一个8字节暂存器内部的字节结束偏移计数器。E/S寄存器的第5位,称作PF,如果暂存器数据因掉电或主机发送的数据字节未能按要求填满整个暂存器而无效,则该位被置为逻辑1。为了使写人暂存器数据有效,T[2:0]位必须为0,而且主机必须发送8个数据字节。第3、4、6位没有定义功能,其读数总为0。E/S寄存器的最高位,称为授权许可(AA),作为指示暂存器数据已被复制到目标存储器地址的标志位,向暂存器中写人数据将清除此标志位。

带校验的写操作

向DS2431写人数据时,必须把暂存器用作中间存储器,首先主机发送Write Scratchpad命令并指定目标地址,随后发送要写人暂存器的数据。注意Copy Scratchpad命令必须在达到8字节边界时执行,即目标地址的低3位(T2、T1、T0)必须等于000b。如果T[2:0]是非0值,复制命令将被

BIT#	7	6	5	4	3	2	1	0
TARGET ADDRESS (TA1)	T7	Т6	T5	T4	ТЗ	T2	T1	ТО
TARGET ADDRESS (TA2)	T15	T14	T13	T12	T11	T10	Т9	Т8
ENDING ADDRESS WITH DATA STATUS (E/S) (READ ONLY)	AA	0	PF	0	0	E2	E1	E0

图6. 地址寄存器

Write Scratchpad [0Fh]

中止。在一定条件下(见 Write Scratchpad [OFh]部分),主机将接收到一个反码的CRC-16校验码,用于校验命令、地址(实际发送的地址)和位于Write Scratchpad命令序列末尾的数据。收到该CRC校验码后,主机将其与自己的计算结果进行比较,判断通信是否成功,并决定是否继续执行Copy Scratchpad命令。如果主机没有接收到CRC-16码,主机应发送一条Read Scratchpad命令来验证数据的完整性。在回送暂存器数据前,DS2431先重复目标地址TA1和TA2,并发送E/S寄存器值。如果PF标志位置位,说明数据未能正确送达暂存器或者上一次写暂存器后发生过掉电故障。这样主机就无需继续读入数据,而可以重新开始向暂存器写入数据。类似地,如果AA标志位置位,同时PF标志位清零,则说明器件未能认出写命令。

如果一切正常,两个标志位均被清零。此时主机即可继续读取和验证每个数据字节。主机完成数据校验后,就可发送例如Copy Scratchpad命令。此命令之后必须紧随三个地址寄存器TA1、TA2和E/S中的数据。主机应通过读暂存器获取这些寄存器的内容。

存储器功能命令

存储器功能流程图(图7)说明了访问DS2431存储器所需要的协议。本文的存储器功能示例部分给出了一个如何利用这些功能读取和写人数据的示例。主机和DS2431之间可在标准速率(默认值,OD = 0)或高速模式(OD = 1)下通信。如没有明确设置成高速模式,DS2431默认以标准速率通信。

Write Scratchpad命令适用于数据存储器和寄存器页中的可写地址。为了保证暂存器中的数据能够被正确复制到存储器阵列中,用户必须保证Write Scratchpad命令中的8个数据字节开始于一个有效行边界处。Write Scratchpad命令接受无效地址和不完整的存储器行,但后续的Copy Scratchpad命令将被阻止。

发出Write Scratchpad命令后,主机必须首先发送2个字节的目标地址,接着发送要写人暂存器的数据。写人暂存器的数据起始字节偏移量为T[2:0]。E/S的E[2:0]位加载起始字节偏移量,后面每收到一个数据字节加1。E[2:0]最终结果为最后被写人暂存器的完整字节的偏移量。仅接受完整数据字节。

当执行Write Scratchpad命令时,DS2431内部的CRC发生器(图13)计算整个数据流的CRC校验码,数据流起始于命令代码,终止于主机发送的最后一个数据字节。该CRC校验码由CRC-16多项式生成,计算时首先清除CRC发生器,然后顺序移入Write Scratchpad命令的命令代码(0Fh)、目标地址(TA1和TA2)以及所有数据字节。要注意的是,CRC-16计算时使用的是由主机实际发送的TA1、TA2和数据字节。主机可在任意时间终止Write Scratchpad命令。但如果写入数据达到暂存器上限(E[2:0] = 111b),主机可发送16个读时隙并收到DS2431产生的CRC校验码。

如果Write Scratchpad命令试图对写保护区域进行写人,暂存器将加载存储器原有的数据,而不是主机发送的数据。 类似地,如果目标地址页为EPROM模式,暂存器加载的则是主机发送的数据与存储器原有数据逻辑与的结果。

1024位1-Wire EEPROM




图7a. 存储器功能流程图

1024位1-Wire EEPROM




图7b. 存储器功能流程图(续)

Read Scratchpad [AAh]

Read Scratchpad命令可以用来校验目标地址和暂存器数据的完整性。主机发送命令代码后开始读取数据。开头的两个字节是目标地址,下一个字节是结束偏移量/数据状态字节(E/S),接着是暂存器数据,这些数据可能与主机发送的原始数据有所不同。当目标地址位于寄存器页或位于写保护或EPROM模式时,这一点尤其重要。详细信息见Write Scratchpad [0Fh]部分。主机应先读完暂存器中所有数据(E[2:0] - T[2:0] + 1个字节),然后就可以收到反码的CRC,该CRC码根据DS2431发送的数据产生。如果主机在收到CRC码后继续读取数据,得到的所有数据均为逻辑1。

Copy Scratchpad [55h]

Copy Scratchpad命令用来将暂存器中的数据复制到可写的存储器区域,发出Copy Scratchpad命令后,主机必须提供一个3字节的授权模板,该模板应该通过前一个Read Scratchpad命令获得。该3字节模板数据必须与三个地址寄存器(依次为TA1、TA2、E/S)中的数据完全匹配。如果模板匹配、目标地址有效、PF标志位未被置位并且目标存储器没有复制保护,则AA标志位置位,开始执行复制操作。暂存器中的8字节数据全部被复制到目标存储器。器件内部数据传输的时间为tpROG,在此期间1-Wire总线上的电压必须保证不低于2.8V。数据复制完成后会发送一组"0"和"1"交替的信号,直到主机发送复位脉冲为止。如果PF标志位被置位或目标存储器处于复制保护模式,则不会执行复制操作而且AA标志位不会置位。

Read Memory [F0h]

Read Memory命令通常用于从DS2431读取数据。发出命令后,主机需要提供2个字节的目标地址。在这2个字节之后,主机开始读取起始于目标地址的数据,可连续读至地址008Fh处。如果主机再继续进行读操作,则读取结果将是逻辑1。器件内部的TA1、TA2、E/S以及暂存器内容不受Read Memory命令影响。

1-Wire总线系统

1-Wire总线是一个具有一台单总线的主机和一台或多台从机设备的系统。在所有的情况下,DS2431都只能作为从机设备来使用。总线主机是一个典型的微控制器。关于该总线系统的讨论分为三个部分:硬件配置、传输流程和1-Wire信令(信号类型和时序)。1-Wire协议规定总线的收发按照特殊时隙下的总线状态进行,由总线主机发出的同步脉冲下降沿初始化。

硬件配置

1-Wire总线只定义了一根数据线,因此总线上的每个设备能够在适当时刻驱动总线是非常重要的。为了实现此目的,挂接在1-Wire总线上的所有设备都必须采用漏极开路或三态输出。DS2431的1-Wire端口为漏极开路,内部等效电路见图8。

多点总线由连接了多个从机设备的1-Wire总线组成。DS2431 分别支持15.4kbps (最大值)的标准通信速率和125kbps (最大值)的高速通信速率。注意传统的1-Wire产品分别支持16.3kbps的标准通信速率和142kbps的高速通信速率。DS2431速率略有降低,原因是为增强1-Wire物理接口对噪声的抑制而增加了恢复时间。上拉电阻的阻值主要由网络的大小和负载条件决定。DS2431在任何速度下运行都需要一个2.2kΩ (最大值)的上拉电阻。

1-Wire总线的空闲状态为高电平。如果由于某种原因需暂停通信,若还需要恢复通信的话,总线必须保持在空闲状态。如果未设置为空闲状态,并且总线处于低电平的时间超过16μs (高速模式)或者120μs (标准模式),总线上的一个或多个器件将被复位。

处理流程

通过1-Wire端口访问DS2431的协议如下:

- 初始化
- ROM功能命令
- 存储器功能命令
- 传输/数据




图8. 硬件配置

初始化

所有1-Wire总线上的数据传输都以初始化过程开始。初始 化过程包括总线主机发送一个复位脉冲,各从机随后发 送应答脉冲。应答脉冲让主机得知DS2431在线并且准备 就绪。更多信息请参见1-Wire信令部分。

1-Wire ROM功能命令

一旦总线主机检测到一个应答脉冲,便可发送DS2431支持的七个ROM功能命令中的任一个。所有的ROM功能命令长度均为8位。下面列出了所有的这些命令(参考图9中的流程图)。

Read ROM [33h]

Read ROM命令允许总线主机读取DS2431的8位家族码、唯一的48位序列号和8位CRC校验码。此命令适用于总线上仅有一个从机的情况。如果总线上连接了多个从机设备,当所有从机试图同时发送数据时,将会发生数据冲突(漏极开路输出产生一个线与的结果)。导致主机收到的家族码和48位序列号与CRC校验码不匹配。

Match ROM [55h]

Match ROM命令后面跟随一个64位ROM注册码,允许总线主机寻址多点总线上的一个特定DS2431。只有与该64位ROM注册码完全匹配的DS2431才会对后面的存储器功能命令进行响应。其它所有从机均等待下一个复位脉冲。这条命令既适用于单从机系统,也适用于多从机系统。

Search ROM [F0h]

系统刚启动时,总线主机可能并不知道1-Wire总线上挂接的器件数量及它们的注册码。主机可利用总线的线与特性,采用排除法来识别总线上所有从机的注册码。针对最低有效位在前的注册码的每一位,总线主机都发送三个时隙。在第一个时隙,每个参与搜索的从机都输出各自注册码位的原码。在第二个时隙,每个参与搜索的从机都输出各自注册码位的补码值。在第三个时隙,主机写人所选位的原码。所有与由主机写人的该位不匹配的从机都不再参加搜索。如果主机两次读到的值均是0,则说明从机该位的两个状态都存在。总线主机通过写人的救力,以明从机该位的两个状态都存在。总线主机通过写人的救力,总线主机即可知道某个从机的注册码。另外的搜索过程可以识别其余从机的注册码。详细讨论请参考应用笔记187: 1-Wire搜索算法,其中包括一个示例。

Skip ROM [CCh]

在单从机总线系统中,总线主机可使用此命令访问存储器而不需要提供64位ROM码,从而节省了时间。如果总线上不止一个从机,在Skip ROM命令后发送读命令时,会因多个从机同时发送数据而导致数据冲突(漏极开路输出下拉将产生一个线与结果)。

1024位1-Wire EEPROM




图9a. ROM功能流程图

1024位1-Wire EEPROM




图9b. ROM功能流程图(续)

Resume [A5h]

为了最大程度提高多点环境中的数据吞吐率,系统提供了Resume功能。此功能检查RC位的状态,如果置位,则直接把控制权交给存储器功能,与Skip ROM命令类似。RC的置位只能通过成功地执行Match ROM、Search ROM或Overdrive-Match ROM命令来实现。一旦RC置位,即可利用Resume命令重复访问此器件。访问总线上的其它器件会清除RC位,以防止两个或更多的从机同时响应Resume命令。

Overdrive-Skip ROM [3Ch]

在一个单从机总线上使用该命令时, 主机不需要提供64位的ROM地址码就可以访问存储器功能, 从而节省了时间。与通常的Skip ROM命令不同, Overdrive-Skip ROM命令将DS2431设置为高速模式(OD = 1)。该命令后的所有通信均为高速模式, 直到有一个最短持续480µs时间的复位脉冲将总线上的所有器件复位成标准速率(OD = 0)。

如果在一个多点总线上发送该命令,则总线上所有支持高速模式的器件都被设置成高速模式。随后,为了寻址特定的高速模式器件,必须发出一个高速模式的复位脉冲,接着运用Match ROM或Search ROM命令。这样能够加速搜索过程。如果总线上有多个支持高速模式的从机,而且Overdrive-Skip ROM命令后跟着一条读命令,会因多个从机同时发送数据而产生数据冲突(漏极开路输出下拉将产生一个线与结果)。

Overdrive-Match ROM [69h]

通过Overdrive-Match ROM命令,后接以高速模式发送的64位ROM地址码,能够使总线主机在多点总线上访问一个特定的DS2431,同时将其设置成高速模式。只有与该64位ROM地址码正确匹配的DS2431才会对后续的存储器功能命令做出反应。已经被前面的Overdrive-Skip ROM或Overdrive-Match ROM命令成功设置成高速模式的从机将继续保持高速模式。所有支持高速模式的从机在下一个持续时间最小为480µs的复位脉冲后回到标准速率。Overdrive-Match ROM命令适用于总线上有单个或多个器件的情况。

1-Wire信令

DS2431需要严格的协议来保证数据完整性。该协议在一根线上定义了四种类型的信号:包括复位脉冲和应答脉冲的复位序列、写0、写1和读数据。除应答脉冲外,总线主机发出其它所有信号的下降沿。DS2431能以标准速度或高速两种模式通信。如果没有明确设置为高速模式,DS2431就以标准速度通信。在高速模式下,所有波形均采用快速定时。

从空闲状态唤醒时,1-Wire总线电压需要从 V_{PUP} 降到 V_{TL} 门限电压以下。从工作状态返回空闲状态时,电压需要从 V_{ILMAX} 上升至 V_{TH} 门限电压以上。电压上升时间在图 10中用 ϵ 表示,持续时间取决于所使用的上拉电阻(R_{PUP})和1-Wire网络的附加电容。DS2431根据 V_{ILMAX} 电压判断逻辑电平,不会触发任何事件。

图10所示是开启一次与DS2431通信所需的初始化过程。复位脉冲后的应答脉冲表明DS2431已经准备就绪,只要收到正确的ROM和存储器功能命令,即可接收数据。如果总线主机在下降沿采用摆率控制,必须将线上的电平拉低并保持 t_{RSTL} + t_{F} 的时间,以补偿边沿。高速模式下若 t_{RSTL} 持续480 μ s或更长时,可将从机恢复到标准速度。如果DS2431处于高速模式并且 t_{RSTL} 不大于80 μ s,则其仍保持高速模式。如果器件处于高速模式, t_{RSTL} 介于80 μ s和480 μ s之间,器件将复位,通信速率不确定。

总线主机释放总线后进入接收模式。此时1-Wire总线电平被上拉电阻或DS2482-x00或DS2480B驱动器等有源电路上拉至 V_{PUP} 。当电平高于门限 V_{TH} 时,DS2431等待 t_{PDH} 时间,然后通过将总线电平拉低并保持 t_{PDL} 时间,来发送一个应答脉冲。为了检测应答脉冲,主机必须在 t_{MSP} 时间检测1-Wire总线的逻辑状态。

 t_{RSTH} 窗口时间必须至少等于 t_{PDHMAX} 、 t_{PDLMAX} 与 t_{RECMIN} 的总和。一旦 t_{RSTH} 结束,DS2431即可开始数据通信。在一个混和设备组成的网络中,为了兼容其它1-Wire设备, t_{RSTH} 在标准速度下最小应为480 μ s,在高速模式下最小应为48 μ s。




图10. 初始化过程: 复位和应答脉冲

读/写时隙

与DS2431的数据通信在时隙内进行,每个时隙传输一位。数据在写时隙由总线主机传输到从机,数据在读时隙由从机传输到主机。图11给出了写时隙和读时隙的定义。

所有通信均以主机拉低数据线开始,当1-Wire总线上的电压降至门限电压 V_{TL} 以下时,DS2431启动内部定时发生器,在写时隙时确定何时采样数据线,在读时隙时确定数据有效的时间。

主机到从机

对于写1时隙,数据线上的电压必须在写1低时间 t_{WILMAX} 结束前高过门限电压 V_{TH} 。对于写0时隙,数据线上的电压在写0低时间 t_{W0LMIN} 结束前必须保持低于门限电压 V_{TH} 。为了实现最可靠的通信,数据线上的电压在整个 t_{W0L} 或 t_{W1L} 时间窗口内都不应超过 V_{ILMAX} 。电压超过 V_{TH} 后,DS2431在进行下一个时隙前需要一个恢复时间 t_{RFC} 。

从机到主机

读数据时隙在开始时与写1时隙类似。数据线上的电压在 读低时间tRI 结束前必须保持低于VTI。在tRI 窗口,应答0 时,DS2431开始拉低数据线,其内部定时发生器决定何 时结束下拉,并且电平重新开始升高。应答1时, DS2431 并不保持数据线的低电平、t_{RL}一结束、电平即开始上升。 主机采样窗口(t_{MSRMIN} 到 t_{MSRMAX})由 t_{RL} + δ (上升时间)和 DS2431内部定时发生器决定, 主机必须在采样窗口内执 行数据线读操作。为实现最可靠的通信,tRL在允许范围 内应尽量短,主机应该在接近但不晚于t_{MSRMAX}的时间读 取数据。从数据线读取数据后, 主机必须等待直至tsi OT 结束。这确保了DS2431在下一个时隙准备就绪前有足够 的恢复时间tREC。需注意的是,这里指定的tREC仅适用于 1-Wire总线上只接一个DS2431的情况。对于多点配置,为 了适应其它1-Wire器件的输入电容,应延长tREC。另外, 还可使用DS2482-x00或DS2480B等1-Wire总线驱动器接口 器件,在1-Wire恢复时间内进行有源上拉。

1024位1-Wire EEPROM




图11. 读/写时序图

改善网络性能(切换点滞回)

在1-Wire环境中,线路端接只有在总线主机(1-Wire驱动器)控制的短时间内才有可能。因此,1-Wire网络极易受到各种来源的噪声干扰。由于网络的物理尺寸和拓扑结构不同,从端点或支路节点反射的信号可能在某种程度上相互加强或抵消。这些反射信号在1-Wire通信线路上表现为毛刺或振铃。从外部耦合到1-Wire线路上的噪声也能导致信号毛刺的产生。在一个时隙上升沿产生的毛刺会导致从机与主机失去同步,继而导致对Search ROM命令失去反应,或导致从机特定功能命令的中止。为了实现更好的网络性能,DS2431使用了一种新的1-Wire前端,降低了其对噪声的敏感度。

DS2431的1-Wire前端与传统的从机器件相比有3点特性不同。

- 1) 在电路中附加了一个低通滤波器来检测时隙开始时的 下降沿。这降低了对高频噪声的敏感度。高速模式下 不使用此附加滤波器。
- 2) 在低到高的开关门限 V_{TH} 处设有一个滞回,如果有一个负毛刺低于 V_{TH} 但还没有低于 V_{TH} V_{HY} ,将不会被承认(图12的示例A)。滞回在任何1-Wire速度模式下均有效。
- 3) 由上升沿保持关闭时间 t_{REH} 定义了一个时间窗口,在该时间窗口内即使毛刺低于 V_{TH} V_{HY} 也会被忽略(图 12的示例B, t_{GL} < t_{REH})。大的压降或穿过 V_{TH} 门限后

延续时间超出 t_{REH} 窗口的毛刺则无法滤除,会被当作一个新时隙的开始(图12的示例C, $t_{GL} \ge t_{REH}$)。

只有在电气特性中指明参数 V_{HY} 和 t_{REH} 的器件使用了改进的1-Wire前端。

生成CRC码

DS2431有两种不同类型的CRC码。一种为8位,存储在64位ROM的最高有效字节中。总线主机能根据64位ROM码的前56位计算出该CRC码,并将其与存储在DS2431中的值进行比较,判断ROM数据是否接收无误。计算该CRC校验码的等效多项式为:X⁸ + X⁵ + X⁴ + 1。接收到的8位CRC为原码(不取反)形式。该值在工厂被计算并光刻写入ROM中。

另一种CRC码为16位,采用标准的CRC-16多项式函数 X^{16} + X^{15} + X^2 + 1产生。该CRC校验码用来对读写暂存器时传输的数据进行快速校验。与8位CRC校验码相比,16位CRC校验码总是以反码的形式传输。DS2431芯片内部的CRC发生器(图13)计算一个新的16位CRC校验码,如命令流程图(图7)所示。总线主机通过比较从从机读取的CRC校验码和利用接收数据计算出的CRC校验码,据此来决定是否继续某一操作还是重新读取CRC码有误的数据部分。

在Write Scratchpad命令中,要生成CRC校验码,首先清空CRC发生器,然后移入命令代码、目标地址TA1和TA2、以及总线主机发送的所有数据字节。DS2431只有在E[2:0] = 111b时才发送CRC校验码。




图12. 噪声抑制示意图

1024位1-Wire EEPROM




图13. CRC-16硬件说明及多项式

在Read Scratchpad命令中,要生成CRC校验码,首先清空CRC发生器,然后移入命令代码、目标地址TA1和TA2、E/S字节以及DS2431发送的暂存器数据。DS2431只有在连

续读取暂存器数据直到结尾时才发送CRC校验码。有关生成CRC校验码的更多信息请参考应用笔记27。

具体命令1-Wire通信协议——符号表

SYMBOL	DESCRIPTION
RST	1-Wire reset pulse generated by master.
PD	1-Wire presence pulse generated by slave.
Select	Command and data to satisfy the ROM function protocol.
WS	Command "Write Scratchpad."
RS	Command "Read Scratchpad."
CPS	Command "Copy Scratchpad."
RM	Command "Read Memory."
TA	Target address TA1, TA2.
TA-E/S	Target address TA1, TA2 with E/S byte.
<8-T[2:0] bytes>	Transfer of as many bytes as needed to reach the end of the scratchpad for a given target address.
<data eom="" to=""></data>	Transfer of as many data bytes as are needed to reach the end of the memory.
CRC-16	Transfer of an inverted CRC-16.
FF Loop	Indefinite loop where the master reads FF bytes.
AA Loop	Indefinite loop where the master reads AA bytes.
Programming	Data transfer to EEPROM; no activity on the 1-Wire bus permitted during this time.

具体命令1-Wire通信协议——彩色编码

Master to Slave Slave to Master Programming

1-Wire通信示例

Write Scratchpad (Cannot Fail)

RST PD Select WS TA <8-T[2:0] bytes> CRC-16 FF Loop

Read Scratchpad (Cannot Fail)

RST PD Select RS TA-E/S <8-T[2:0] bytes> CRC-16 FF Loop

Copy Scratchpad (Success)

RST PD Select CPS TA-E/S Programming AA Loop

Copy Scratchpad (Invalid Address or PF = 1 or Copy Protected)

RST PD Select CPS TA-E/S FF Loop

Read Memory (Success)

RST PD Select RM TA < Data to EOM> FF Loop

Read Memory (Invalid Address)

RST PD Select RM TA FF Loop

1024位1-Wire EEPROM


_ 存储器功能示例

写人存储器第1页的前8个字节。读整个存储器。


总线上只有单个DS2431与主机连接,通信过程如下所示:

MASTER MODE	DATA (LSB FIRST)	COMMENTS		
Tx	(Reset)	Reset pulse		
Rx	(Presence)	Presence pulse		
Tx	CCh	Issue "Skip ROM" command		
Tx	0Fh	Issue "Write Scratchpad" command		
Tx	20h	TA1, beginning offset = 20h		
Tx	00h	TA2, address = <u>00</u> 20h		
Tx	<8 Data Bytes>	Write 8 bytes of data to scratchpad		
Rx	<2 Bytes CRC-16>	Read CRC to check for data integrity		
Tx	(Reset)	Reset pulse		
Rx	(Presence)	Presence pulse		
Tx	CCh	Issue "Skip ROM" command		
Tx	AAh	Issue "Read Scratchpad" command		
Rx	20h	Read TA1, beginning offset = 20h		
Rx	00h	Read TA2, address = 0020h		
Rx	07h	Read E/S, ending offset = 111b, AA, PF = 0		
Rx	<8 Data Bytes>	Read scratchpad data and verify		
Rx	<2 Bytes CRC-16>	Read CRC to check for data integrity		
Tx	(Reset)	Reset pulse		
Rx	(Presence)	Presence pulse		
Tx	CCh	Issue "Skip ROM" command		
Tx	55h	Issue "Copy Scratchpad" command		
Tx	20h	TA1		
Tx	00h	TA2 (AUTHORIZATION CODE)		
Tx	07h	E/S		
_	<1-Wire Idle High>	Wait tprogmax for the copy function to complete		
Rx	AAh	Read copy status, AAh = success		
Tx	(Reset)	Reset pulse		
Rx	(Presence)	Presence pulse		
Tx	CCh	Issue "Skip ROM" command		
Tx	F0h	Issue "Read Memory" command		
Tx	00h	TA1, beginning offset = 00h		
Tx	00h	TA2, address = <u>00</u> 00h		
Rx	<144 Data Bytes>	Read the entire memory		
Tx	(Reset)	Reset pulse		
Rx	(Presence)	Presence pulse		

引脚配置



SFN封装在卷带上的位置



封装信息

如需最近的封装外形信息和焊盘布局,请查询 **china.maxim-ic.com/packages**。请注意,封装编码中的"+"、"#"或"-"仅表示RoHS状态。封装图中可能包含不同的尾缀字符,但封装图只与封装有关,与RoHS状态无关。

封装类型	封装编码	外形编号	焊盘布局编号
3 TO-92 (散装)	Q3+1	<u>21-0248</u>	_
3 TO-92 (T&R)	Q3+4	<u>21-0250</u>	_
6 TSOC	D6+1	<u>21-0382</u>	<u>90-0321</u>
2 SFN	G266+1	<u>21-0390</u>	_
6 TDFN-EP	T633+2	<u>21-0137</u>	<u>90-0058</u>
6 UCSPR	BR622+1	<u>21-0376</u>	请参考 <u>应用笔记1891</u>

1024位1-Wire EEPROM

修订历史

修订号	修订日期	说明	修改页
0	050704	最初版本。	
1	081604	替换 <i>引脚配置</i> 。	1
		在 <i>Electrical Characteristics</i> 表中,V _{TL(MIN)} 由0.5V改为0.46V且.V _{TL(MAX)} 由4.1V改为4.4V;V _{HY(MIN)} 由0.22V改为0.21V。	2
		在Copy Scratchpad [55h]中,复制时间由13ms更正为12.5ms。	14
2	090506	增加SFN封装,并更新 <i>定购信息</i> 表。	1, 24
		在引脚配置中,增加一条关于CSP封装外形的注释:"*See package reliability report for important guidelines on qualified usage conditions."。	1
		在 <i>Electrical Characteristics</i> 表中,A2版本下的EC表中参数t _{PROG} (编程时间)由12.5ms改为10ms (还请参考第1页和第13页)。删除t _{FPD} ,并相应地更新t _{PDH} 、t _{MSP} 和t _{W0L} 。将I _{PROG} 最大值改为0.8mA,以匹配GBD。	1, 2, 3, 13
		更新存储器功能示例表。	23
	122106	在引脚配置中增加CSP封装外形图纸编号。	1
		在 <i>Electrical Characteristics</i> 表中,将V _{TL(MIN)} 由0.46V改为0.5V。	2
3		在Absolute Maximum Ratings中,存储温度更改为-55°C至+125°C;在Electrical Characteristics表中,根据V _{PUP} 改变V _{TH} 、V _{TL} ,且在85°C下数据可保持至少40年;增加数据保持规范的说明:"EEPROM writes can become nonfunctional after the dataretention time is exceeded. Long-term storage at elevated temperatures is not recommended; the device can lose its write capability after 10 years at +125°C or 40 years at +85°C."	1, 2, 3
	102207	定购信息表中,删除了所有有铅器件型号并增加了TDFN-EP封装。	1, 24
		在 <i>Electrical Characteristics</i> 中,V _{IL(MAX)} 规格由0.3V改为0.5V;从t _{W1L(MAX)} 规格中删除ε;对t _{W0L} 规格增加注释17;更新EC表注释17和18;修正注释20。	2, 3
		在引脚说明中增加EP功能。	3
4		在图11写0时隙中增加ε。	19
		在引脚配置中,增加封装图纸信息/网络链接以及增加一条关于经过SFN封装电气·机械连接验证的注释,不适合焊接。增加 <i>SFN封装在卷带上的位置</i> 部分。在 <i>定购信息</i> 中,增加有关UCSPR封装的供货信息请与工厂联系的注释。增加对卷带中TO-92封装的引脚间隔约为100mil的注释。	24
5	032008	在SFN 引脚配置中,增加参考应用笔记4132。	24
		增加 <i>封装信息</i> 表。	25
6	8/08	生成新版本的数据资料。	所有页

1024位1-Wire EEPROM

修订历史(续)

修订号	修订日期	说明	修改页
7	6/09	• 删除了 <i>定购信息</i> 中"联系工厂"的注释。 • 更新了 <i>引脚说明和引脚配置</i> ,以对应UCSPR封装引脚排列的变化。	1, 5, 23
8	10/09	修正了 <i>定购信息</i> 表中的器件型号。	1
9	12/10	从 <i>特性</i> 部分中删除汽车级器件的相关信息。	1

Maxim北京办事处

北京8328信箱 邮政编码100083 免费电话: 800 810 0310 电话: 010-6211 5199 传真: 010-6211 5299



Maxim不对Maxim产品以外的任何电路使用负责,也不提供其专利许可。Maxim保留在任何时间、没有任何通报的前提下修改产品资料和规格的权利。电气 特性表中列出的参数值(最小值和最大值)均经过设计验证,数据资料其它章节引用的参数值供设计人员参考。