

最新RF DAC 拓宽了软件无线电的应用视野

作者: Daniel E. Fague

摘要

高速数据转换器用于通信应用已有多年，它存在于很多设备中，这些设备组成了我们的互连世界—从蜂窝手机基站，到有线电话前端设备，再到雷达和专业通信系统。最近的技术进步使高速数据转换器的时钟速率具有越来越高的频率。这些时钟速率较高的数据转换器与JESD204B高速串行接口配合使用，使DAC的有效控制和输出数据的传输得已实现。形成了一种全新的转换器类型，称为RF（射频）数据转换器。它们可以直接频率合成或捕捉RF信号，无需使用具有模拟无线电链路的传统上变频或下变频。

本文重点讨论最新的RF数模转换器(RF DAC)系列产品—AD9162和AD9164，及其扩展软件定义无线电(SDR) 定义的能力。AD9164使RF DAC产品达到了全新的性能等级，让传统的无线电设计相比前代的RF或IF类DAC更高效。世界一流性能加上丰富的功能让AD9164成为系统之间开关无线电的首选，并向真正的软件定义无线电前进了一步。

简介

传统无线电设备使用高速数据转换器以及正交调制器作为有线和无线通信链路的主要构建模块。经典的外差、超外差和直接变频架构中发送器和接收器对于数据转换器的要求是相同的，突破了数字处理到真实世界中的模拟信号和模拟信号

到数字处理之间的界限。数据转换器技术的进步连同滤波器技术和功率放大器技术一起，奠定了无线电设计进步的基础。

采用一组基带高速ADC构建的经典无线电发送器如图1所示。数字基带数据通过两个同步高速数据转换器发送，同相数据通过I DAC，正交数据通过Q DAC。DAC输出至正交调制器。取决于调制器的类型，输出可以是低中频（比如200 MHz至400 MHz），也可以是较高的IF频率（比如500 MHz至1 GHz），甚至RF频率（1 GHz至5 GHz范围）。图中显示了后续上变频至实际的最终频率。输出信号采用带通滤波器进行滤波，然后通过功率放大器和另一个带通滤波器发送（可集成在双工器内）。

这类架构常见的瞬时发送带宽为几十至几百MHz，主要受转换器、功率放大器和滤波器带宽的限制。对于最新的E频段微波回传无线电等系统来说这是不够的，这类系统要求500 MHz、1 GHz甚至2 GHz无线电通道带宽。如果考虑使用无线基础设施基站（举例而言）中可能采用的多频段无线电，可能需要同等宽度的500 MHz或700 MHz，甚至1 GHz，用来覆盖部分频段组合。采用两个传统射频通道也许可以满足要求，每频段使用一个射频通道。无论出于成本、尺寸或是其它因素的考虑，将多个射频通道合成一个射频通道是更适合需求的一个方案。此时便需要一种新的方法来实现。




图1. 使用高速数据转换器的经典超外差发送器图例。

支持技术

高速数据转换器的技术发展长期侧重于提高数据转换器速率，同时保持性能指标不变。性能指标包括噪声频谱密度 (NSD) 和无杂散动态范围 (SFDR) 等项目。交调失真 (IMD) 亦很重要—无论是单音信号还是调制信号，比如GSM、3G (WCDMA)、4G (OFDM) 和使用256 QAM的有线应用等普遍使用的无线通信系统中的信号。

较高的数据转换速率能为无线电设计人员提供多项优势。首先，信号镜像被推向更高的频率，使模拟重建滤波器的设计更简单、更可靠。此外，更高的更新速率创造出更宽的第一奈奎斯特区，进而使转换器可直接合成更高的输出频率。当直接频率合成的信号足够高的时候，整个的模拟频率变换，或者上变频器就可以从无线电设备中移除。简化频率规划，降低无线电的功耗并缩小尺寸。更高的更新速率增加了带宽，量化噪声可以扩展到更宽的有用带宽内，使处理设备获得了更好性能的发射噪声频谱密度。

随着CMOS处理技术的进步，在数据转换器中加入信号处理功能也变得十分普遍。DAC中增加的NCO和插值器特性集减少了实现这些特性的FPGA或ASIC的负担和功耗，同时DAC相比没有这些特性集时的数据传输速率要求更低。较低的数据速率降低了系统总功耗，某些情况下使数据芯片（布速范围最高300 MHz至400 MHz）得以跟上转换器的速度。在芯片上集成NCO可实现无线电的第一奈奎斯特区频率在数字域中的转换，因此当今无线电设计中通常采用数百MHz的中等频率，这是因为数据转换器中集成了NCO和插值器。

信号处理 RF DAC

RF数据转换器的改变之处在于其工作的最终转换速率发生了变化，并且新增的信号处理同样可以处理这些速度的信号。这些新的功能与速度的强大结合可以极大地改变无线电架构设计，为可重新配置和软件定义无线电开启了新的可能性。

AD9162和AD9164系列RF DAC便是很好的例子。AD9162和

AD9164的框图如图2所示。AD9162是一款16位、6 GSPS RF DAC，集成从1倍旁路模式直到24倍插值的多种插值选项。插值器工作带宽为经典的80%带宽，或更宽的90%带宽，后者瞬时信号带宽更高，功耗也略高。数据路径同样集成了最终半带插值器FIR85，图2中以NCO之前的“HB 2x”模块显示，能有效地使DAC更新速率翻倍，达到12 GSPS，可以将镜像移动至更远处，放宽滤波要求。可选FIR85后接一个工作在6 GSPS更新速率或12 GSPS更新速率（若FIR85使能）的48位数控振荡器 (NCO)。NCO 后面的反sinc 滤波器预先处理了送往 DAC核的数据，从了矫正了DAC输出的sinc 包络特性

DAC内核采用ADI公司专利的四通道开关架构¹，提供出色的无杂散动态范围 (SFDR) 和噪声频谱密度 (NSD)，具有最佳的动态范围，同时四通道开关还提供大家熟悉的DAC解码器选项：不归零 (NRZ) 模式、归零 (RZ) 模式和混频模式²。FIR85为DAC解码器新增了一项新特性，称为2xNRZ模式，后文将会详细解释。

AD9164具有AD9162的基础功能，同时以快速跳频 (FFH) NCO引擎的形式加入了直接数字频率合成 (DDS) 功能。FFH NCO具有多项独特功能，因而非常适合用在高速测试仪器仪表、本振替代品、安全无线电通信和雷达激励器等市场。FFH NCO引擎集成32个32位NCO，每一个都有自己的相位累加器，同时提供选择模块，实现快速跳频。

AD9162有两款衍生产品，面向专业市场。AD9161是一款11位、6 GSPS RF DAC，集成最低2倍插值。AD9161的SFDR和NSD适合电缆前端和远程PHY应用，符合DOCSIS 3.0规范。较低的信号带宽和动态范围使AD9161无需进口许可证。AD9163是一款16位、6 GSPS RF DAC，具有最低6倍插值，保留了AD9162主产品的全动态范围。器件的全动态范围以及1 GHz瞬时带宽加上全范围NCO使其适合单频段或双频段无线基础设施基站应用和传统频段中的点对点微波系统，同时具有无需进口许可证的优势。表1总结了该产品系列和主要特性。




图2. AD9162 和AD9164 系列RF DAC框图。

数字数据路径特点

数据通过8通道、12.5 GBPS JESD204B接口输入AD9162和AD9164。此高速串行接口减少了数字基带器件与DAC相连所需的导线数量，简化了电路板的布局复杂性。数据手册给出了接口操作的详细指南，ADI网站上给出了[JESD204B接口详细指南](#)。

AD9162和AD9164数据路径上的第一个插值器是一个2倍半带或3倍第三频段滤波器。这两个滤波器都有可选80%或90%信号带宽。两个滤波器均提供85 dB或更高的阻带抑制。90%滤波器工作需要较高的功耗消耗，因为它们的截止特性更陡峭，因此抽头数量也更多。其余2倍半带滤波器全部工作在90%带宽，支持全部的第一插值器。FIR85同样工作在90%带宽。由于后续所有滤波器都一路沿着插值路线，因此它们可以工作在90%带宽，且功耗几乎不增加。

FIR85使能时可提供2xNRZ模式，其实现方式与其它插值滤波器有所不同。它利用DAC的四通道开关架构，并在DAC时钟的上升和下降沿对数据采样。这种采样方式在每一个时钟边沿处采样新数据，因此可以使DAC的采样速率翻倍，高达12 GSPS。这样就将信号镜像从 $f_{DAC} - f_{OUT}$ 外推至 $2xf_{DAC} - f_{OUT}$ ，更容易通过可以实现的模拟滤波器过滤镜像。这种采样和插值方式使DAC的输出对时钟平衡更为敏感，但可以调节DAC时钟输入，达到更佳的性能。这些调节是通过串行外设接口(SPI)对寄存器编程而实现的。数据手册中给出了详细信息。

48位NCO是一个完全正交NCO，可实现输入数据信号的无镜像频率偏移或单个信号音的直接数字频率合成。NCO有两种可选工作模式，即相位连续或相位断续频率开关模式。在相位连续开关模式下，频率调谐字(FTW)更新，但相位累加器不复位，导致相位频率连续改变。在相位断续模式下，当FTW更新时，相位累加器复位。串行外设接口(SPI)保证具有100 MHz，可实现FTW的快速更新。

AD9164的NCO引入了一项重要的特性—快速跳频NCO(FFH NCO)。FFH NCO额外集成31个32位NCO，每一个都有自己的相位累加器。每一个NCO都有自己的FTW，因此器件内总共可以编程32个NCO FTW。提供一个FTW选择寄存器，以便SPI寄存器字节的单次写操作可以完成一次精度为32位的新频率跳频。这意味着通过100 MHz SPI可以在240 ns内以单字节写操作选择新的FTW。

FFH NCO具有额外的相位相干跳频模式，适合仪器仪表和军事应用。相位相干跳频对于测试应用而言很重要，此外对于需要跟踪激励器信号相位以供后续使用的雷达应用也很重要。相位相干跳频可从一个频率变化到另一个频率并再次返回原来的频率，而不会丢失原来频率的相位累加。换言之，它可以实现从一个频率到另一个频率然后返回上一个频率，就像频率从未改变一样。

应用和测试的性能

AD9162和AD9164的信号处理特性和高采样速率可以简化图1中的射频架构。更新后的图形如图3所示。由于RF数据转换器可以直接以所需的输出频率合成信号，因此不再需要正交调制器或上变频混频器。信号在数字处理器中建立，通过RF数据转换器输出，因而大幅减少了需要部署的硬件数量。此外，无线电也更容易实现，LO和DAC输入无需校准至正交调制器以便抑制LO泄露和干扰镜像，因为调制器以数字方式在RF数据转换器内部实现。




图3. 采用RF数据转换器的无线电发送器架构。

表 1. AD9162 和 AD9164 系列 6 GSPS RF DAC 特性与目标市场汇总

产品型号	位数	最小插值	是否FFH?	目标市场	注释
AD9161	11	2×	否	有线	面向有线客户的11位版本
AD9162	16	1×	否	有线、WIFR、 仪器仪表	面向全球有线、WIFR、 仪器仪表市场的全性能DAC
AD9163	16	6×	否	WIFR	面向WIFR客户或非全频段有线客户 (比如MDU) 的1 GHz带宽版本
AD9164	16	1×	是	仪器仪表、军事、 有线、WIFR	面向仪器仪表、军事、有线、WIFR市场的 全性能DAC和DDS；集成相位相干快速跳频

此类架构仅有一个模拟低通滤波器滤除数据转换器镜像，为可重新配置无线电或软件定义无线电开启了新机遇。可以使用相同的数字器件—RF数据转换器和重构低通滤波器，只需改变功率放大器和带通滤波器即可实现各种不同的无线电。图4显示了一个无线基站双频段发送器输出示例，其在1800 MHz时有5个5 MHz WCDMA载波，在2100 MHz时有3个5 MHz WCDMA。图5显示了一个合规的有线前端发送器输出示例，宽度为194.6 MHz，在50 MHz至1.2 GHz的DOCSIS 3.1频谱中具有256 QAM载波。图6显示了一个快速跳频示例，驻留时间为260 ns，其中寄存器编程时间为240 ns（单字节写入），跳频时间为20 ns。图7显示了AD9164出色的相位噪声性能，当采用4 GHz恒温晶体振荡器并合成一个3.9 GHz正弦波时，性能优于-125 dBc/Hz（10 kHz失调）。



图4. 双频段WCDMA信号（1.8 GHz和2.1 GHz频段）。




图5. DOCSIS 3.1频段内的194.6 MHz 256 QAM信号（50 MHz至1.2 GHz）。



图6. AD9164的快速跳频性能—每跳260 ns驻留时间。




图7. AD9164的总相位噪声性能。DAC时钟信号源：4 GHz恒温晶体振荡器，具有最高600 kHz失调特性，这样的信号发生器具有高于600 kHz的失调特性。

结论

RF数据转换器可以简化无线电架构设计，并通过省却无线电信号链上的很多元件而缩小尺寸。AD9162和AD9164的RF数据转换器中集成了一组令人激动的功能和出色的RF性能，可满足各种无线电发送器应用，展现出了真正的软件定义无线电比过去任何时候都要更接近现实。

¹ 美国专利第6,842,132和7,796,971号。



Daniel E. Fague

Daniel E. Fague [dan.fague@analog.com]是ADI公司高速DAC部门的应用工程师经理。他于1989年获得贡萨格大学电子工程学士学位(BSEE)，并于1991年获得加州大学戴维斯分校电子工程硕士学位(MSEE)。他于1995年加入ADI公司无线手机部门，主要进行GSM、EDGE、CDMA和蓝牙手机无线电架构设计（包括直接转换无线电）。此前，他在美国国家半导体公司工作了5年，从事DECT和PHS的无线电架构设计。自从2011年加入高速DAC部门以来，Dan一直从事RF DAC的开发。他拥有7项专利，发表过30多篇文章和论文。