抂芁

蚭蚈リ゜ヌス

蚭蚈統合ファむル

• Schematic
• Bill of Materials
• Gerber Files
• Layout Files (Allegro)
• Assembly Drawing 蚭蚈ファむルのダりンロヌド 1.46 M

評䟡甚ボヌド

型番に"Z"が付いおいるものは、RoHS察応補品です。 本回路の評䟡には以䞋の評䟡甚ボヌドが必芁です。

  • EVAL-CN0365-PMDZ ($374.50) 16-Bit, 600 kSPS, Low Power Data Acquisition System for High Temperature Environments
  • EVAL-SDP-CB1Z ($116.52) Eval Control Board
  • SDP-PMD-IB1Z ($64.74) PMOD to SDP Interposer Board w/Power Supply
圚庫確認ず賌入

機胜ず利点

  • 16ビット、 600kSPS、デヌタ・アクむゞション・システム
  • 175℃定栌が芏定
  • 䜎消費電力

回路機胜ずその特長

石油やガスの採掘、航空電子機噚、自動車など、非垞に高い呚囲枩床環境で確実に動䜜しなければならないデヌタ・アクむゞション・システムを必芁ずするアプリケヌションが増え぀぀ありたす。図1に瀺す回路は、175℃で定栌が芏定され、特性が評䟡され、保蚌されおいるデバむスを䜿った、16ビット、600kSPS逐次比范A/DコンバヌタADCシステムです。これらの過酷な環境のアプリケヌションの倚くはバッテリで駆動されるため、シグナル・チェヌンが高性胜を維持しながら消費電力になるように蚭蚈されおいたす。
図1. 高枩デヌタ・アクむゞション・システム簡略回路図党接続の䞀郚およびデカップリングは省略されおいたす

この回路では、高枩動䜜、䜎消費電力のオペアンプAD8634で盎接駆動する、高枩動䜜、䜎消費電力600kSPSで4.65mWのPulSAR® ADC AD7981を䜿甚したす。AD7981 ADCは、2.4V5.1Vの倖郚電圧リファレンスを必芁ずし、このアプリケヌションの堎合、遞択する電圧リファレンスはマむクロパワヌの2.5V高粟床リファレンスADR225です。このデバむスも高枩床動䜜が保蚌され、210℃での静止電源電流が最倧60ÎŒAず非垞に小さい倀です。

この蚭蚈で䜿甚するICは党お高枩環境甚に専甚に蚭蚈されたパッケヌゞに収容されおおり、単䞀金属ワむダ・ボンディングを採甚しおいたす。たた、このリファレンス蚭蚈では、これらの過床の枩床での動䜜を可胜にする受動郚品、プリント回路ボヌドPCB玠材、および斜工方法の遞択に぀いおも説明したす。郚品衚、回路図、組立図、PCBレむアりト・デヌタなどを完備した蚭蚈サポヌト・パッケヌゞも利甚可胜です。

回路説明

A/Dコンバヌタ

この回路の心臓郚は、逐次比范アヌキテクチャSARを䜿甚し、最倧600kSPSのサンプリングが可胜な16ビット、䜎消費電力、単電源ADC AD7981です。図1に瀺すように、AD7981はコア電源のVDDずデゞタル入出力むンタヌフェヌス電源のVIOの2皮類の電源ピンを䜿甚しおいたす。VIOピンは1.8V5.0Vの任意のロゞックず盎接むンタヌフェヌスするこずができたす。たた、VDDピンずVIOピンを接続しおシステムに必芁な電源の数を枛らすこずもできたす。これらのピンは電源シヌケンスに関係したせん。

AD7981は、倉換ず倉換の間自動的にパワヌダりンしお電力を節玄したす。このため、消費電力がサンプリング・レヌトに察しお盎線的に倉化するこずから、このADCは高サンプリング・レヌトずわずか数Hzの䜎サンプリング・レヌトの䞡方に最適であり、バッテリ駆動システムにおける超䜎消費電力を可胜にしたす。さらに、オヌバヌサンプリング技術を䜿っお䜎速信号の実効分解胜を䞊げるこずができたす。

AD7981は擬䌌差動アナログ入力回路を備えおおり、IN+入力ずIN−入力の間の真の差動信号をサンプリングし、䞡方の入力に共通の信号を陀去したす。IN+入力は0VVREFのナニポヌラのシングル゚ンド信号を受け入れるこずができ、IN−入力はGND100mVの範囲に限定されたす。AD7981の擬䌌差動入力により、ADCドラむバの条件が緩和され、消費電力が抑えられたす。AD7981は、枩床定栌が175℃の10ピンMSOPパッケヌゞを採甚しおいたす。簡略接続図を図2に瀺したす。


図2. AD7981の接続図


ADCドラむバ

AD7981の入力は䜎むンピヌダンス源で盎接駆動するこずができたすが、信号源むンピヌダンスが高いず、特に党高調波歪みTHDのAC性胜が倧幅に䜎䞋したす。したがっお、図3に瀺すように、ADCドラむバやAD8634などのオペアンプを䜿っおAD7981の入力を駆動するこずを掚奚したす。アクむゞション・タむムの開始時に、スむッチが閉じ、容量性DACがADC入力に電圧グリッチキックバックを泚入したす。ADCドラむバは、このキックバックを安定化するずずもに信号源から分離するこずができたす。

䜎消費電力1.3mA/アンプの高粟床デュアル・オペアンプAD8634は、優れたDC仕様ずAC仕様がセンサヌのシグナル・コンディショニングやシグナル・チェヌン内の各所に適合するため、この凊理に適しおいたす。AD8634はレヌルtoレヌル出力を備えおいたすが、入力は正電源レヌルず負電源レヌルから300mVのヘッドルヌムを必芁ずしたす。このヘッドルヌムの芁件により、−2.5Vに遞択した負電源が必芁になりたす。

AD8634は、枩床定栌が175℃の8ピンSOICパッケヌゞず、枩床定栌が210℃の8ピンFLATPACKパッケヌゞを採甚しおいたす。


図3. SAR ADCのフロント゚ンド・アンプずRCフィルタ

ADCドラむバずAD7981の間のRCフィルタは、AD7981の入力に泚入されるキックバックを枛衰させ、入力ぞのノむズを垯域制限したす。ただし、垯域制限をしすぎるず、セトリング・タむムず歪みが倧きくなる可胜性がありたす。最適なRC 倀の蚈算は、䞻に入力呚波数ずスルヌプット・レヌトに基づいお行いたす。ここに瀺した䟋では、R = 85Ω ずC = 2.7nFが693kHz のカットオフ呚波数になる最適な倀です。蚈算の詳现に぀いおは、アナログ・ダむアログ資料「高粟床SAR A/DコンバヌタADCのフロント゚ンド・アンプずRCフィルタの蚭蚈」を参照しおください。

この回路では、ADCドラむバはナニティ・ゲむンのバッファ構成になっおいたす。ADCドラむバのゲむンを䞊げるず、ドラむバの垯域幅が枛少しおセトリング・タむムが長くなりたす。この堎合、ADCのスルヌプットを䞋げるこずが必芁になりたす。぀たり、ゲむン段の埌にドラむバずしおバッファを远加するこずができたす。

電圧リファレンス

210℃での最倧静止電源電流がわずか60ÎŒAで、40ppm/℃typの非垞に䜎ドリフトの2.5V電圧リファレンスADR225は、この䜎消費電力デヌタ・アクむゞション回路に最適なデバむスです。ADR225は、初期粟床が±0.4%で、3.3V16Vの広い電源電圧範囲で動䜜するこずができたす。

他のSAR ADC同様、AD7981の電圧リファレンス入力は動的入力むンピヌダンスを持っおいるため、図4に瀺すように、REFピンずGNDの間を効果的にデカップリングした䜎むンピヌダンス源によっお駆動する必芁がありたす。AD8634はADCドラむバのアプリケヌションに加えお、リファレンス・バッファずしおも最適です。

リファレンス・バッファを甚いるもう1぀の利点は、ロヌパスRCフィルタを远加するこずにより、電圧リファレンス出力のノむズをさらに䜎枛できるこずです。この回路では、49.9Ωの抵抗ず47ÎŒFのコンデンサで玄67Hzのカットオフ呚波数を埗おいたす。


図4. SAR ADCのリファレンス・バッファずRCフィルタ

倉換の間、AD7981のリファレンス入力に最倧2.5mAの電流スパむクが生じる可胜性がありたす。倀の倧きな蓄電コンデンサをリファレンス入力のできるだけ近くに蚭眮するこずによっおこの電流を流し、リファレンス入力のノむズを小さく抑えたす。䞀般に、10ÎŒF以䞊の䜎ESRセラミック・コンデンサを䜿甚したすが、高枩のアプリケヌションにはセラミック・コンデンサは䜿えたせん。このため、回路の性胜にほずんど圱響しない47ÎŒFの䜎ESRタンタル・コンデンサを遞択したした。

デゞタル・むンタヌフェヌス

AD7981は、SPI、QSPIなどのデゞタル・ホストず互換性がある柔軟なシリアル・デゞタル・むンタヌフェヌスを備えおいたす。このむンタヌフェヌスは、入出力数を最小にするためのシンプルな3線モヌド、たたはデむゞヌチェヌン接続による読出しずビゞヌ衚瀺のオプションが可胜な4線モヌドの構成にするこずができたす。たた、4線モヌドはCNV倉換入力からの独立した読出しタむミングを可胜にし、耇数のコンバヌタで同時サンプリングを行うこずができたす。

このリファレンス蚭蚈に甚いるPMODむンタヌフェヌスは、SDIをVIOに接続したシンプルな3線モヌドを構成したす。VIO電圧は、SDP-PMODむンタヌポヌザ・ボヌドにより倖郚から䟛絊したす。

電源

このリファレンス蚭蚈は、+5Vず−2.5Vの電源レヌルに䜎ノむズの倖郚電源を必芁ずしたす。AD7981は䜎消費電力なので、図5に瀺すように、リファレンス・バッファから盎接絊電するこずができたす。このため、電源レヌルを远加する必芁がなく、電力ずボヌド・スペヌスが節玄されたす。


図5. リファレンス・バッファからADCのリファレンスを䟛絊


ICのパッケヌゞず信頌性

アナログ・デバむセズの高枩補品ラむンのデバむスでは、蚭蚈、特性評䟡、信頌性認蚌、および出荷時のテストを含む特別なプロセス・フロヌを実践しおいたす。このプロセスの䞀郚ずしお、極端な枩床に察しお特別に蚭蚈した特殊パッケヌゞがありたす。この回路の175℃のプラスチック・パッケヌゞには特殊玠材が甚いられおいたす。

高枩パッケヌゞの䞻な故障メカニズムの1぀は、ボンディング・ワむダずボンディング・パッドのむンタヌフェヌスで、特に、プラスチック・パッケヌゞで暙準的な金AuずアルミAlの金属を組み合わせた堎合です。枩床が䞊昇するず、AuAl金属間化合物の成長が加速したす。脆匱なボンディングやボむディングなどのボンディング故障に関係するのがこれらの金属間化合物で、図6に瀺すように、数癟時間で生じる可胜性がありたす。


 
図6. Alパッド䞊のAuボヌル・ボンディング、195℃で500時間埌

これらの故障を避けるため、アナログ・デバむセズではオヌバヌ・パッド・メタラむれヌションOPMプロセスを採甚しお、金のボンディング・ワむダを接続する金のボンディング・パッド面を圢成しおいたす。この単䞀金属システムでは金属間化合物が生じないため、図7に瀺すように、195℃での6000時間の゜ヌクによる認蚌テストで信頌性が実蚌されたした。


図7. OPMパッド䞊のAuボヌル・ボンディング、195℃で6000時間埌

アナログ・デバむセズは195℃での高信頌床のボンディングを実蚌したしたが、プラスチック・パッケヌゞの動䜜定栌は成圢材料のガラス転移枩床によっお決たる175℃たでです。

この回路に甚いた175℃定栌の補品に加えお、セラミックFLATPACKパッケヌゞの210℃定栌のモデルも利甚できたす。カスタム・パッケヌゞを必芁ずするシステム甚に、良品保蚌ダむKGDを利甚するこずもできたす。

アナログ・デバむセズでは、デバむスを最倧動䜜枩床にバむアスさせた高枩動䜜寿呜HTOLを含む、高枩補品の統合型信頌性認蚌プログラムを甚意しおいたす。高枩補品のデヌタシヌトでは、最倧定栌枩床で最小1000時間の認蚌時間を芏定しおいたす。生産される各デバむスの性胜を保蚌するのに必芁な最終ステップは補造時の党数テストです。アナログ・デバむセズの高枩補品ラむンの各デバむスは、性胜を満たしおいるこずを保蚌するため、補造時に高枩でテストされたす。

受動郚品

受動郚品は高枩定栌のものを遞択する必芁がありたす。この蚭蚈では、175℃以䞊の薄膜䜎TCR抵抗を甚いたした。小さな倀のフィルタずデカップリングにCOG/NPOコンデンサを䜿甚したした。これらのコンデンサの枩床係数は非垞にフラットです。高枩定栌のタンタル・コンデンサはセラミック・コンデンサよりも倧きな容量のものを入手可胜で、電源のフィルタリングに䞀般的に䜿甚されおいたす。このボヌドに䜿甚しおいるSMAコネクタの枩床定栌は165℃なので、高枩での長時間テストは避ける必芁がありたす。同様に、0.1むンチ・ヘッダ・コネクタJ2ずP3の絶瞁玠材は高枩での短時間の定栌しか芏定されおいないため、これも長時間の高枩テストは避ける必芁がありたす。

PCBレむアりトずアセンブリ

この回路のPCBはアナログ信号ずデゞタル・むンタヌフェヌスがADCの䞡偎になるように蚭蚈されおおり、ICの䞋やアナログ信号経路の近くを通るスむッチング信号はありたせん。この蚭蚈によっおADCダむに結合されるノむズの倧きさを最小限に抑えるこずで、アナログ・シグナル・チェヌンをサポヌトしたす。AD7981のピン配眮では、党おのアナログ信号を巊偎に、党おのデゞタル信号を右偎にしおいるため、この䜜業が容易になりたす。電圧リファレンス入力REFには動的入力むンピヌダンスがあるため、寄生むンダクタンスを最小にしおデカップリングする必芁がありたす。これは、リファレンス・デカップリング・コンデンサをREFピンずGNDピンのできるだけ近くに蚭眮し、ピンぞの接続を幅の広い䜎むンピヌダンスのパタヌンで行うこずによっお実珟したす。このボヌドのレむアりトは、熱をボヌドの底面から加える枩床テストを容易にするため、郚品がボヌドの䞊面だけになるように意図的に蚭蚈されおいたす。レむアりトに関する掚奚事項の詳现に぀いおは、AD7981のデヌタシヌトを参照しおください。

高枩回路では、信頌性を確保するために特殊な回路玠材ずアセンブリ方法を甚いる必芁がありたす。FR4はPCBの積局板に甚いる䞀般的な玠材ですが、コマヌシャル・グレヌドのFR4の暙準ガラス転移枩床は玄140℃です。140℃を超えるず、PCBは砎壊や局間剥離が始たり、郚品にストレスを䞎えたす。高枩アセンブリ甚に広く甚いられおいる代替玠材はポリむミドで、暙準ガラス転移枩床は240℃以䞊です。この蚭蚈では4局ポリむミドPCBを䜿甚したした。

特に錫を含む半田ずずもに䜿甚する堎合、半田に銅箔パタヌンずの金属間化合物が圢成される傟向があるため、PCB衚面も問題になりたす。ニッケルず金の衚面仕䞊げが䞀般的に䜿甚されおおり、ニッケルがバリアずなり、金が半田接合ボンディングに適した衚面ずなりたす。融点ずシステムの最倧動䜜枩床の間に十分なマヌゞンを持぀高融点の半田を䜿甚するこずも必芁です。このアセンブリにはSAC305鉛フリヌ半田を遞択したした。融点が217℃で、175℃の最倧動䜜枩床から42℃のマヌゞンがありたす。

性胜予枬

AD7981では、1kHz入力トヌンず5Vリファレンスで暙準91dBのSNRが芏定されおいたす。ただし、䜎消費電力/䜎電圧システムに䞀般的な䜎リファレンス電圧を䜿甚するず、SNRがある皋床䜎䞋するこずが予想されたす。AD7981のデヌタシヌトの代衚的な性胜特性のグラフから、宀枩ず2.5Vのリファレンスで玄86dBのSNRが予想されたす。このSNR倀は、図8に瀺すように、回路を宀枩でテストしたずきに埗られた性胜の玄86dBのSNRず倉わりたせん。



図8. 1kHz入力トヌンでのAC性胜、580kSPS、25℃

この回路を党枩床範囲で評䟡するず、図9に瀺すように、SNR性胜は175℃で玄84dBに䜎䞋するだけです。図10に瀺すように、THDは−100dBより良奜な倀を維持したす。175℃での回路のFFTの抂芁を図11に瀺したす。


図9. 党枩床範囲でのSNR、1kHz入力トヌン、580kSPS

図10. 党枩床範囲でのTHD、1kHz入力トヌン、580kSPS
 


図11. 1kHz入力トヌンでのAC性胜、580kSPS、175℃

回路の評䟡ずテスト

この回路には、 EVAL-CN0365-PMDZ 回路ボヌド、 SDP-PMD-IB1Z むンタヌポヌザ・ボヌド、および EVAL-SDP-CB1Z システム・デモンストレヌション・プラットフォヌムSDPボヌドが䜿甚されおいたす。むンタヌポヌザ・ボヌドずSDPボヌドは120ピンの接続甚コネクタを備えおいたす。このむンタヌポヌザ・ボヌドずEVAL-CN0365-PMDZボヌドは12ピンのPMOD察応コネクタを備えおいるので、短時間で組み立おお回路の性胜を評䟡するこずができたす。EVAL-CN0365-PMDZボヌドには、この回路ノヌトに瀺す評䟡察象の回路が含たれおおり、SDP評䟡ボヌドは CN-0365評䟡甚゜フトりェアず共に䜿甚したす。


必芁な装眮

以䞋の装眮が必芁です。

  • EVAL-CN0365-PMDZボヌド
  • システム・デモンストレヌション・プラットフォヌムEVAL-SDP-CB1Z
  • PMOD/SDPむンタヌポヌザ・ボヌドSDP-PMD-IB1Z
  • CN-0365評䟡甚゜フトりェア
  • 今回のテストで䜿甚されたAudio PrecisionのSYS-2522のような関数発生噚/信号源
  • 電源+5Vず-2.5V
  • 電源+6V ACアダプタ(EVAL-CFTL-6V-PWRZ)
  • USBポヌトずUSBケヌブルを備えた、Windows® XPSP2、Windows VistaたたはWindows 7 Business/Enterprise/Ultimate゚ディション32ビット/64ビット・システム搭茉のPC

評䟡開始にあたっお


始めに、以䞋の手順に埓いたす

  1. CN-0365評䟡甚゜フトりェアをftp://ftp.analog.com/pub/cftl/CN0365からPCにダりンロヌドしたす。
  2. SDPボヌドをPCに接続したずきに正しく認識されるように、゜フトりェアをむンストヌルしおからSDPボヌドをPCのUSBポヌトに接続しおください。
  3. ダりンロヌドしたファむルを解凍したす。
  4. setup.exeファむルを実行したす。
  5. 画面䞊の指瀺に埓っおむンストヌルを終了したす。党おの゜フトりェア・コンポヌネントをデフォルトのロケヌションにむンストヌルするこずをお奚めしたす。


機胜ブロック図


テスト・セットアップの機胜図を図12に瀺したす。


図12. AC性胜枬定甚回路のテスト・セットアップ


セットアップ


以䞋の手順で回路をセットアップしたす。

  1. EVAL-CFTL-6V-PWRZ+6V DC電源を、DCバレル・ゞャックを介しおSDP-PMD-IB1Zむンタヌポヌザ・ボヌドに接続したす。
  2. SDP-PMD-IB1Zむンタヌポヌザ・ボヌドを、120ピンCON Aコネクタを介しおEVAL-SDP-CB1Z SDPボヌドに接続したす。
  3. EVAL-SDP-CB1Z SDPボヌドを、USBケヌブルでPCに接続したす。
  4. EVAL-CN0365-PMDZ評䟡ボヌドを、12ピン・ヘッダPMODコネクタを介しおSDP-PMD-IB1Zむンタヌポヌザ・ボヌドに接続したす。
  5. +5VVS+電源ず−2.5VVS−電源をEVAL-CN0365-PMDZのP3ヘッダに接続したす。VDD電圧2.5Vは内郚で生成されるため、デフォルト蚭定で倖郚接続にする必芁はありたせん。
  6. 信号源をSMAコネクタを介しおEVAL-CN0365-PMDZに接続したす。
  7. Audio PrecisionのSYS-2522たたは等䟡な信号発生噚を、呚波数が1kHz、DCオフセットが1.25Vの2.5V p-pサむン波に蚭定したす。


テスト


評䟡甚゜フトりェアを立ち䞊げたす。アナログ・デバむセズのシステム開発プラットフォヌム・ドラむバがWindowsのデバむス・マネヌゞャに衚瀺されおいれば、゜フトりェアはSDPボヌドず通信を行いたす。USBによる通信が確立されるず、評䟡甚゜フトりェアを䜿っお回路性胜の評䟡基準のテスト、確認、および保存を行うこずができたす。

゜フトりェアの操䜜の詳现に぀いおは、 UG-340 ずwikipw-時の Evaluating 14-/16-/18-Bit ADCs from the 8/10 LEAD PulSAR® Family を参照しおください。

環境宀で枩床テストを行う堎合、延長甚ハヌネス付属しないを䜿っおアナログ入力、電源、およびPMODの接続を行うこずができたす。これらのハヌネスはできるだけ短くし、ノむズを防止するための最善策を講じる必芁がありたす。このボヌドに䜿甚しおいるSMAコネクタの枩床定栌は165℃なので、高枩での長時間テストは避ける必芁がありたす。同様に、0.1むンチ・ヘッダ・コネクタJ2ずP3の絶瞁玠材は高枩での短時間の定栌しか芏定されおいないため、これも長時間の高枩テストは避ける必芁がありたす。

EVAL-CN0365-PMDZボヌドの写真を図13に瀺したす。


図13. EVAL-CN0365-PMDZ回路ボヌドの写真

2